

1. Bazele aritmetice al calculatoarelor numerice

1.1. Sisteme de numerație

Un *sistem de numerație (SN)* este format din totalitatea regulilor de reprezentare a numerelor cu ajutorul unor simboluri numite *cifre*.

SN sunt de două tipuri: poziționale și nepoziționale. Pentru un sistem pozițional ponderea unei cifre este dată atât de valoarea ei intrinsecă cât și de poziție. Un sistem nepozițional, este acela în care ponderea nu este influențată de poziția cifrei.

Datorită simplității de reprezentare și efectuare a calculelor, în sistemele numerice se folosesc în exclusivitate sistemele poziționale, un asemenea sistem fiind caracterizat prin *bază* care reprezintă numărul total de simboluri (cifre).

Exemple de baze uzuale:

Sistemul zecimal: $b=10$, simboluri: $0,1,2,3,4,5,6,7,8,9$;

Sistemul binar: $b=2$, simboluri: $0,1$;

Sistemul octal: $b=8$, simboluri: $0,1,2,3,4,5,6,7$;

Sistemul hexazecimal: $b=16$, simboluri: $0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F$.

Pentru un număr întreg $N \geq 0$, reprezentarea în baza b este secvența de simboluri $x_{m-1} x_{m-2} \dots x_2 x_1 x_0$ care verifică următoarele condiții:

$$a. \quad 0 \leq x_i < b, \quad i = m-1, m-2, \dots, 2, 1, 0; \quad x_{m-1} \neq 0; \quad (1.1)$$

$$b. \quad N = x_{m-1}b^{m-1} + x_{m-2}b^{m-2} + \dots + x_2b^2 + x_1b^1 + x_0b^0. \quad (1.2)$$

Numerele reale au o reprezentare asemănătoare, însă conțin punctul fracționar (sau virgula) care separă partea întreagă de cea fracționară.

Pentru un număr real $r \geq 0$, reprezentarea în baza b este secvența de simboluri $x_{m-1} \dots x_1 x_0 . x_{-1} x_{-2} \dots$ care verifică următoarele condiții:

$$a. \quad 0 \leq x_i < b, \quad i = m-1, m-2, \dots, 2, 1, 0, -1, -2, \dots; \quad x_{m-1} \neq 0; \quad (1.3)$$

$$b. \quad r = x_{m-1}b^{m-1} + \dots + x_2b^2 + x_1b^1 + x_0b^0 + x_{-1}b^{-1} + x_{-2}b^{-2} + \dots \quad (1.4)$$

Pornind de la faptul că la baza realizării unui sistem numeric de calcul stau dispozitivele cu două stări stabile, rezultă că SN binar (care necesită numai două cifre, 0 și 1) este cel mai potrivit pentru prelucrarea, codificarea și transmiterea informației în aceste echipamente. SN ale căror baze reprezintă puteri ale lui 2 prezintă de asemenea proprietățile sistemului binar, motiv pentru care sunt frecvent utilizate în tehnica de prelucrare automată a datelor (în special SN octal și SN hexazecimal). În ceea ce privește SN zecimal acesta este cu precădere utilizat în anumite faze ale operațiilor de intrare- ieșire.

1.2. Conversia unui număr dintr-o bază în alta

Existența și utilizarea mai multor SN ridică problema conversiei dintr-un sistem în altul. Una din metodele frecvent utilizate o reprezintă împărțirea / înmulțirea numărului cu noua bază.

□ *Vom examina pentru început conversia numerelor întregi.*

Fie numărul N exprimat în baza α :

$$(N)_{\alpha} = a_{m-1}\alpha^{m-1} + a_{m-2}\alpha^{m-2} + \dots + a_1\alpha^1 + a_0\alpha^0, \quad (1.5)$$

pentru care se dorește exprimarea în baza β , respectiv

$$(N)_{\alpha} = x_{n-1}\beta^{n-1} + x_{n-2}\beta^{n-2} + \dots + x_1\beta^1 + x_0\beta^0, \quad (1.6)$$

Algoritmul de conversie presupune determinarea coeficienților x_i , una din metode fiind cea a împărțirilor succesive a numărului la noua bază, conform următorului procedeu:

$$(N)_{\alpha/\beta} = \underbrace{x_{n-1}\beta^{n-2} + x_{n-2}\beta^{n-3} + \dots + x_1\beta^0}_{\text{Câtul } (N_1)_{\alpha}} + \underbrace{x_0/\beta}_{\text{Restul}} \Rightarrow x_0, \quad (1.7)$$

$$(N_1)_{\alpha/\beta} = \underbrace{x_{n-1}\beta^{n-3} + x_{n-2}\beta^{n-4} + \dots + x_2\beta^0}_{\text{Câtul } (N_2)_{\alpha}} + \underbrace{x_1/\beta}_{\text{Restul}} \Rightarrow x_1, \quad (1.8)$$

.....

$$(N_k)_{\alpha/\beta} = \underbrace{x_{n-1}\beta^{n-k-2} + \dots + x_{k+1}\beta^0}_{\text{Câtul } (N_{k+1})_{\alpha}} + \underbrace{x_k/\beta}_{\text{Restul}} \Rightarrow x_k, \quad (1.9)$$

.....

După cum se observă în urma primei împărțiri rezultă x_0 , (cifra cea mai puțin semnificativă a rezultatului - CCMPs), apoi x_1 ș.a.m.d. Procedeu continuă până când câtul devine mai mic decât noua bază β , ultimul rest fiind coeficientul x_{n-1} , (cifra cea mai semnificativă a rezultatului - CCMS).

□ *În cazul numerelor reale de forma $r = r_I + r_S$ partea întreagă r_I se convertește potrivit procedurii prezentate, iar partea subunitară r_S prin înmulțiri succesive cu noua bază.*

Fie numărul r_S exprimat în baza α :

$$(r_S)_{\alpha} = a_{-1}\alpha^{-1} + a_{-2}\alpha^{-2} + \dots + a_{-m}\alpha^{-m}, \quad (1.10)$$

pentru care se dorește exprimarea în baza β , respectiv

$$(r_S)_{\alpha} = x_{-1}\beta^{-1} + x_{-2}\beta^{-2} + \dots + a_{-n}\alpha^{-n} + \dots, \quad (1.11)$$

Coeficienții x_i se obțin prin înmulțiri succesive în (1.11) cu β , respectiv

$$(r_S)_{\alpha} \cdot \beta = x_{-1} + \underbrace{x_{-2}\beta^{-1} + \dots + a_{-n}\beta^{-n+1}}_{(r_{S1})_{\alpha}} + \dots \Rightarrow x_{-1}; \quad (1.12)$$

$$(r_{S1})_{\alpha} \cdot \beta = x_{-2} + \underbrace{x_{-3}\beta^{-1} + \dots + a_{-n}\beta^{-n+2} + \dots}_{(r_{S2})_{\alpha}} \Rightarrow x_{-2}; \quad (1.13)$$

$$(r_{S k-1})_{\alpha} \cdot \beta = x_{-k} + \underbrace{x_{-k-1}\beta^{-1} + \dots + a_{-n}\beta^{-n+k} + \dots}_{(r_{S k})_{\alpha}} \Rightarrow x_{-k}; \quad (1.14)$$

Cifra x_{-1} reprezintă *CCMS* iar x_{-k} *CCMPS* a rezultatului. Procedura se oprește în momentul partea fracționară $r_{S k}$ a rezultatului unei înmulțiri devine zero, sau dacă s-a atins precizia de conversie specificată prin numărul de cifre al reprezentării.

Din prezentarea efectuată rezultă că numărul de poziții binare pentru partea întreagă se poate determina apriori, în timp ce pentru partea fracționară acest număr trebuie impus. Astfel numărul n de poziții binare care se obțin la conversia unui număr zecimal N este:

$$n = \begin{cases} \log_2 N + 1 & \text{dacă } N=2^k, k \in N \\ \lceil \log_2 N \rceil + 1 & \text{dacă } N \neq 2^k, k \in N \end{cases} \quad (1.15)$$

- *Conversiile binar - octal ; binar - hexazecimal* se realizează simplu datorită faptului că bazele acestora sunt puteri ale lui 2 aspect evidențiat în tabelul 1.1.

Tabelul 1.1

Octal	Binar	Hexazecimal	Binar	Hexazecimal	Binar
0	000	0	0000	8	1000
1	001	1	0001	9	1001
2	010	2	0010	A	1010
3	011	3	0011	B	1011
4	100	4	0100	C	1100
5	101	5	0101	D	1101
6	110	6	0110	E	1110
7	111	7	0111	F	1111

Cifrele sistemului octal pot fi reprezentate prin combinații de câte trei biți denumite *triade* iar ale sistemului hexazecimal prin combinații de câte patru biți numite *tetrade*.

Regula de conversie: fiind dată reprezentarea în binar a unui număr real, reprezentarea în octal se obține grupând câte trei cifrele binare începând de la separatorul fracționar (punct, virgulă), spre stânga și spre dreapta. După ce grupele extreme se completează (dacă este cazul cu zerouri ne semnificative), fiecare triadă se substituie cu echivalentul său octal. Aceiași regulă se aplică și la conversia *binar-hexazecimal*, cu observația că în loc de *triade* se operează cu combinații de 4 biți (*tetrade*).

Conversia inversă *octal / hexazecimal* → *binar* se face prin înlocuirea fiecărei cifre *octale / hexazecimale* cu *triada / tetrada* corespunzătoare.

1.3. Reprezentarea numerelor în calculator

Uzual un echipament de calcul numeric preia datele și oferă rezultatele într-o formă accesibilă utilizatorului. În ceea ce privește prelucrarea, aceasta presupune exprimarea datelor într-o formă specifică procesorului. În consecință există două formate de reprezentare a numerelor în calculator și anume *formatul intern* și *formatul extern*.

a) *Reprezentarea numerelor întregi* . Acestea se reprezintă de regulă în format cu virgulă fixă. De la început trebuie făcută precizarea că virgula (punctul zecimal) nu este prezentă în mod explicit în reprezentare. Sintagma *virgulă fixă* are în vedere o convenție care presupune un loc fix al acesteia și un același număr de cifre pentru număr.

Numărul de biți (n) utilizați pentru o reprezentare determină numărul de valori reprezentabile (2^n). În tabelul 2.2 sunt prezentate valori tipice pentru n și 2^n .

Domeniul finit de valori pentru numerele întregi, reprezentate în formatul cu virgulă fixă este:

$$D = [V_{\min}, V_{\max}] \cap Z, \quad (1.16)$$

unde V_{\min} și V_{\max} sunt cea mai mică respectiv cea mai mare valoare ce se pot reprezenta pe n biți. Cele 2^n valori distincte pot constitui reprezentări ale unor numere întregi *pozitive sau negative*.

Observație importantă.

Indiferent de format numărul de biți pe care se reprezintă un număr este *finit și fix*, stabilindu-se în faza de proiectare a calculatorului. Din acest motiv în calculator nu se poate reprezenta decât un număr finit de valori, interpretate diferit în cele două formate. *Numerele care se pot reprezenta în calculator se numesc numere cu precizie finită (NPF) și au proprietăți diferite față de numerele din matematică.*

În cazul acestora poate apărea depășirea capacității de memorare deoarece *NPF* au un domeniu finit de valori, în sensul că nu pot exista numere oricât de mari sau oricât de mici. Depășirile pot fi detectate hardware sau software.

Numerele întregi fără semn se reprezintă prin corespondentul lor binar (*codul direct*) numărul de biți pentru reprezentarea unui număr N fiind

$$2^{n-1} \leq N < 2^n. \quad (1.17)$$

Pentru numerele cu semn există trei reprezentări mai des utilizate și anume:

a1 semn – mărime;

a2 complement față de 1;

a3 complement față de 2.

a1) Reprezentarea numerelor în semn mărime

Considerând reprezentarea pe $n+1$ biți primul bit din stânga este asociat *semnului*, iar restul de n biți conțin *mărimea* numărului egală cu reprezentarea binară a valorii $|N|$ - figura 1.1.




Fig. 1.1. Reprezentarea *semn – mărime* pe $n+1$ biți.

În privința semnului s care ocupă bitul *cel mai semnificativ (MSB –Most Significant Bit)* convenția este următoarea:

$$S = 0, \text{ dacă } N \geq 0 ;$$

$$S = 1, \text{ dacă } N < 0 .$$

a2) Reprezentarea numerelor în complement față de 1

Pentru numere pozitive $N \geq 0$ reprezentarea în complement față de 1 este identică cu reprezentarea *semn – mărime*.

Dacă $N < 0$, atunci $s = 1$ și mărimea

$$M = C1(|N|) = 2^n - 1 - |N|, \tag{1.18}$$

unde n este numărul de biți utilizați pentru reprezentarea mărimii.

Calculul complementului $C1$ se poate face prin două metode și anume:

1- utilizând definiția, (1.18) respectiv

$$S = 1 \quad M = 2^n - 1 - |N|.$$

2 - prin *inversarea biților* reprezentării cu semn a valorii absolute $|N|$ a numărului N .

a3) Reprezentarea numerelor în complement față de 2

Pentru numere pozitive $N \geq 0$ reprezentarea în complement față de 2 este identică cu reprezentările *semn – mărime* și în *cod complementar față de 1*.

Dacă $N < 0$, atunci $s = 1$ și mărimea

$$M = C2(|N|) = 2^n - |N|, \tag{1.19}$$

unde n este numărul de biți utilizați pentru reprezentarea mărimii.

Calculul $C2$ se poate face prin trei metode și anume:

1- utilizând definiția, respectiv

$$S = 1 \quad M = 2^n - |N|. \quad s=1.$$

2 - prin *inversarea biților* reprezentării cu semn a valorii absolute $|N|$ a numărului N la care se adaugă 1;

3 - prin *analiza* de la dreapta la stânga a reprezentării cu semn a valorii absolute $|N|$ a numărului N . Primii biți de 0 și primul bit de 1 se lasă neinversați, apoi se inversează toți biții, inclusiv bitul de semn (dacă primul bit întâlnit este 1 se lasă neschimbat numai acesta).

Observație

Reprezentarea în *complement față de 2* este cea mai utilizată pentru numerele algebrice datorită faptului că elimină ambiguitățile legate de reprezentarea numărului zero.

Reprezentările *semn – mărime* și *C1* oferă două reprezentări distincte ale acestui număr (+0 și -0) după cum urmează.

<i>Semn - mărime</i>	<i>C1</i>	<i>C2</i>
+0 = 0000 0000	+0 = 0000 0000	+0 = 0000 0000
-0 = 1000 0000	-0 = 1111 1111	-0 = 0000 0000

b. Reprezentarea numerelor reale. Numerele reale se pot reprezenta în *format virgulă fixă* sau *virgulă mobilă*.

b1) *Reprezentarea în format virgulă fixă* este asemănătoare reprezentării numerelor întregi. Se impun $n1$ biți pentru partea întreagă, respectiv $n2$ biți pentru cea fracționară, rezultând o poziție fixă pentru separatorul zecimal (punct sau virgulă) potrivit figurii 1.2.

s	M1 – mărime partea întreagă	M2 – mărime partea fracționară
1	$n1$ biți	$n2$ biți

Fig. 1.2. Reprezentarea *format cu virgulă fixă* pentru numere reale.

b2) *Reprezentarea în format virgulă fixă mobilă* utilizează reprezentarea științifică

$$r = m \cdot 10^E, \tag{1.20}$$

căreia îi sunt asociate două componente:

- *E - exponentul* - indică ordinul de mărime al numărului;
- *m - mantisa* - arată mărimea exactă a numărului într-un anumit domeniu.

Considerăm că pentru reprezentarea unui număr în *virgulă mobilă* se utilizează n biți din care e pentru exponent (care determină intervalul de valori) și m biți pentru mantisă (care determină precizia reprezentării). După cum se știe cu n biți se pot reprezenta 2^n numere reale.

Diferența față de formatul cu *virgulă fixă* constă în modul în care sunt interpretate aceste valori. Între numere reale din matematică și numerele reale reprezentate în formatul cu *virgulă mobilă* există diferențe legate de domeniul finit și mulțimea discretă de valori. Domeniul finit de valori este determinat de capacitatea fizică limitată a memoriei calculatorului.

O reprezentare a valorilor limite pe axa reală permite evidențierea situațiilor în care se produce depășire. Determinarea valorilor V_{min} și V_{max} permite identificarea pe axa reală, figura 2.3, a domeniilor de valori reprezentabile.




Fig. 1.3. Domeniile valorilor reale reprezentabile.

Zonele marcate cu cifre în figura 1.3 reprezintă următoarele categorii de numere:

1. numere negative foarte mari în modul nereprezentabile ;
2. numere negative reprezentabile
3. numere negative foarte mici în modul, nereprezentabile;
4. *numărul zero*;
5. numere pozitive foarte mici în valoare absolută nereprezentabile;
6. numere pozitive reprezentabile ;
7. numere pozitive foarte mari în valoare absolută, nereprezentabile.

Domeniul de reprezentare va fi format din zonele (2 – *numere negative*) și (6 - *numere pozitive*) la care se adaugă zona 4 reprezentată de numărul zero. Dacă în urma unei operații aritmetice rezultă o valoare în zonele (1) sau (7) apare *depășirea flotantă* (inferioară dacă $rezultat < -V_{min}$ sau superioară dacă $rezultat > V_{max}$). Dacă rezultatul se situează în zonele (3) sau (5) se semnalizează imposibilitatea reprezentării pentru că numerele sunt prea mici (negative – zona 3, pozitive – zona 5).

Caracterul discret al reprezentării în virgulă mobilă este dat de faptul că mulțimile din zonele (2) și (6) ale schemei din figura 1.3 sunt mulțimi *finite*. Având în vedere că mulțimea numerelor reale este o mulțime *continuă* (între orice două numere reale se găsește o infinitate de asemenea numere) rezultă că nu există o corespondență biunivocă între această mulțime și mulțimea numerelor reprezentabile în virgulă mobilă.

Numărul de cifre al mantisei determină *precizia de reprezentare* în domeniile 2 și 6 în timp ce numărul de cifre al exponentului afectează *mărimea aceluiași domenii*.

Mantisa se reprezintă uzual în forma normalizată (*prima cifră din stânga diferită de zero*) și într-una din bazele 2, 4, 8, 16.

Pentru a nu folosi exponenți negativi se introduce noțiunea de *caracteristică*. Aceasta este egală cu exponentul cu semn deplasat, astfel încât să ia valori într-o mulțime de numere pozitive. De exemplu pentru un *exponent* în domeniul $[-64, +63] \cap \mathbb{Z}$, o deplasare cu +64 va conduce la o *caracteristică* în domeniul $[0, +127] \cap \mathbb{Z}$.

Reprezentarea standard în VM. În anul 1985 s-a adoptat standardul *IEEE 754* referitor la reprezentarea numerelor în virgulă mobilă, standard acceptat de majoritatea firmelor producătoare de microprocesoare.

Standardul definește trei formate: *simpla precizie*, *dubla precizie*, *precizie extinsă*, tabelul 1.2 fiind prezentate caracteristicile primelor două formate.

Tabelul 1.2

Format	Biti	Semn	Exp.	Mantisa	Exces
Simplă precizie	32	1	8	23	127
Dublă precizie	64	1	11	52	1023

1.4. Operații aritmetice

În cele ce urmează se vor prezenta câteva elemente ce privesc realizarea operațiilor aritmetice în cod binar.

Efectuarea oricărei astfel de operații se reduce la adunarea și / sau scăderea numerelor binare conform regulilor următoare:

$$\begin{array}{ll}
 0+0 = 0 & 0-0 = 0 \\
 0+1 = 1 & 1-0 = 1 \\
 1+0 = 1 & \mathbf{1}0-1 = 1+b \\
 1+1 = \mathbf{1}0=0+c & 1-1 = 0
 \end{array}$$

unde c (*carry*) este transportul la rangul superior, iar b (*borrow*) este împrumutul de la rangul superior.

Adunarea și scăderea în reprezentarea semn - mărime. Cele două operații vor fi tratate unitar conform relației:

$$op = x_s \oplus y_s \oplus s_{op} \tag{1.21}$$

unde: op reprezintă operația efectivă ce se va efectua între cei doi operanzi;

x_s, y_s - semnele celor doi operanzi (1 pt. -, 0 pt. +);

s_{op} - operația ce se dorește a fi efectuată (1 pt. -, 0 pt. +).

În ceea ce privește operația “ \oplus ” (*sau exclusiv*) aceasta este definită astfel:

$$0 \oplus 0 = 0;$$

$$0 \oplus 1 = 1;$$

$$1 \oplus 0 = 1;$$

$$1 \oplus 1 = 0.$$

Pe baza celor prezentate, valoarea operatorului op se determină cu ajutorul tabelului 1.3.

Tabelul 1.3

x_s	y_s	S_{op}	Op	x_s	y_s	S_{op}	Op
0	0	0	0	+	+	+	+
0	0	1	1	+	+	-	-
0	1	0	1	+	-	+	-
0	1	1	0	+	-	-	+
1	0	0	1	-	+	+	-
1	0	1	0	-	+	-	+
1	1	0	0	-	-	+	+
1	1	1	1	-	-	-	-

Dacă $op=0$, se adună modulele celor doi operanzi semnul rezultatului fiind dat de semnul primului operand. Rezultatul este corect dacă nu se depășește valoarea maximă pentru numărul respectiv de biți.

Dacă $op=1$, se va efectua scăderea modulelor celor doi operanzi, semnul rezultatului fiind dat de semnul numărului mai mare în modul.

Adunarea și scăderea în C1. Aceste operații se reduc la operația de adunare a numerelor reprezentate în C1. Cei doi operanzi se adună bit cu bit, inclusiv biții de semn. Eventualul transport care rezultă la *rangul de semn* se va aduna la rangul cel mai puțin semnificativ. Dacă bitul de semn al rezultatului are valoarea 1 atunci rezultatul este în C1 (altfel este *semn – mărime*).

Adunarea și scăderea în C2. Operațiile se reduc la adunarea numerelor reprezentate în C2. Cei doi operanzi se adună bit cu bit inclusiv biții de semn iar eventualul transport care rezultă la bitul de semn se neglijează. Dacă bitul de semn al rezultatului are valoarea 1 atunci rezultatul este în C2 (altfel este *semn – mărime*).

Înmulțirea numerelor binare. Majoritatea metodelor de înmulțire a numerelor binare se bazează pe procedeul adunării repetate. Vom exemplifica pentru produsul a două numere x și y exprimate în *semn – mărime*, pentru care se parcurg următoarele etape:

a) se determină semnul produsului $s_p = s_x + s_y$ unde s_p este semnul produsului iar s_x și s_y semnele celor doi factori $s_p, s_x, s_y \in \{0, 1\}$ conform regulii:

$$\begin{aligned} 0 + 0 &= 0 ; (+) \cdot (+) = (+) \\ 0 + 1 &= 1 ; (+) \cdot (-) = (-) \\ 1 + 0 &= 1 ; (-) \cdot (+) = (-) \\ 1 + 1 &= 0 ; (-) \cdot (-) = (+) \end{aligned}$$

b) se calculează modulul produsului prin însumarea produselor parțiale, respectiv

$$|p| = \sum_{k=1}^{n-1} 2^{-k} \cdot y_{-k} \cdot |x| \quad (1.22)$$

unde

$$2^{-k} \cdot y_{-k} \cdot |x| = \begin{cases} 0 & \text{daca } y_{-k} = 0 \\ 2^{-k} \cdot |x| & \text{daca } y_{-k} \neq 0 \end{cases}$$

O categorie specială de înmulțire o reprezintă înmulțirea cu puteri ale bazei 2 respectiv cu 2^k , care presupune deplasări după cum urmează:

$k > 0 \rightarrow$ deplasare *stânga* cu k poziții (se adaugă zerouri în pozițiile nesemnificative din dreapta rămase libere);

$k < 0 \rightarrow$ deplasare *dreapta* cu k poziții (se adaugă zerouri în pozițiile semnificative rămase libere).

Împărțirea numerelor binare. Împărțirea numerelor binare are la bază regulile $0 : 1 = 0$, $1 : 1 = 1$ (împărțirea cu zero nu are sens). După cum s-a văzut, operația de înmulțire poate fi redusă la o serie de adunări. În mod similar operația de împărțire poate fi redusă la o serie de scăderi.

Adunarea și scăderea numerelor reprezentate în format virgulă mobilă. Aceste operații se execută în mai multe etape și anume:

a) dacă cei doi exponenți (caracteristici) nu coincid se aduc numerele la același cel mai mare - cel mai mare (în acest scop numărul cu exponentul mai mic va fi deplasat cu $D = E_{max} - E_{min}$ poziții la dreapta);

b) se adună mantisele în codul în care sunt reprezentate;

c) se normalizează mantisa obținută în urma adunării.

Fie două numere în VM baza 16

$A = (\pm 0.M_1)_{16} \cdot 16^{E_1}$ și $B = (\pm 0.M_2)_{16} \cdot 16^{E_2}$ unde M_1 și M_2 sunt mantisele iar E_1 și E_2 (unde $E_1 > E_2$) sunt caracteristicile celor două numere.

Suma respectiv diferența celor două numere se calculează astfel:

$$A \pm B = ((\pm 0.M_1)_{16} \pm (\pm 0.M_2)_{16} \cdot 16^D) \cdot 16^{E_1} \quad (1.23)$$

Înmulțirea și împărțirea numerelor reprezentate în format cu virgulă mobilă. Această operație presupune adunarea (scăderea) exponenților (caracteristicilor) și înmulțirea (împărțirea mantiselor).

Dacă cele două numere sunt:

$A = (\pm 0.M_1)_{16} \cdot 16^{E_1}$ și $B = (\pm 0.M_2)_{16} \cdot 16^{E_2}$ atunci produsul și câtul vor fi :

$$A \cdot B = ((\pm 0.M_1)_{16} \cdot (\pm 0.M_2)_{16}) \cdot 16^{E_1+E_2}$$

$$A : B = ((\pm 0.M_1)_{16} : (\pm 0.M_2)_{16}) \cdot 16^{E_1-E_2}$$

Produsul mantiselor va determina un număr de lungime dublă față de cele două mantise din care se vor reține numai jumătate din cifre (cele mai semnificative) după care se face rotunjirea.

1.5. Coduri numerice și alfanumerice

Pentru stocarea, prelucrarea și transmiterea informației se utilizează diverse codificări care elimină erorile de reprezentare permițând detecția și corecția erorilor.

1.5.1. Coduri numerice (binar – zecimale)

Cifrele zecimale pot fi reprezentate atât în binar cât și în alte codificări care prezintă diverse avantaje în utilizare cum ar fi: **BCD**, codurile ponderate **8421** și **2421** și neponderate **Gray** și **Exces 3**.

- **Codul BCD.** Fiecare cifră zecimală a unui număr este reprezentată prin codul său binar codificarea numindu-se *zecimal codificat binar (BCD – Binary Coted Decimal)*. Această codificare se deosebește evident de codificarea binară, următorul exemplu fiind relevant.

Operații aritmetice în cod BCD. Din modul în care se efectuează codificarea în BCD rezultă că sunt valide numai combinațiile cuprinse între 0000 și 1001, celelalte (între 1010 și 1111) fiind invalide. Se pune problema efectuării de calcule aritmetice cu numere reprezentate în BCD, dar utilizând o UAL care lucrează binar. De exemplu $36+94 \text{ și } 130_{10} \text{ și } 1100\ 1010_{\text{BCD}}$ unde apar combinațiile interzise 1100 și 1010. Eliminarea acestora și revenirea în cod BCD se face prin procedeul de *ajustare zecimală* care constă în:

- dacă în urma adunării rezultă o cifră hexa $S \geq A$ atunci se adună 6 (respectiv 0110 și se obține cifra BCD);
- dacă în urma adunării rezultă cifra $S \leq 3$, dar cu transport spre rangul superior, atunci se adună 6 (respectiv 0110 și se obține cifra BCD).

Această corecție va permite efectuarea adunării în bază 10 și nu în bază 16 cum s-ar efectua dacă s-ar lua în considerație toate combinațiile posibile de câte 4 biți.

În ceea ce privește celelalte operații acestea se reduc la adunare sau utilizează în mod repetat adunarea.

O mențiune pentru înmulțirea (împărțirea) cu 10^k , echivalente cu deplasarea numărului cu k tetrade spre dreapta sau spre stânga față de poziția punctului zecimal, după cum k este un întreg pozitiv, respectiv negativ.

- **Coduri ponderate și neponderate.** Un cod ponderat asociază fiecărei cifre zecimale o tetradă binară, iar ponderea fiecărui bit din tetradă este egală cu valoarea cifrei din denumirea codului. Valoarea cifrei zecimale codificate se obține prin însumarea biților cuvântului de cod, ponderați cu valoarea corespunzătoare din denumirea codului.

La codurile neponderate nu este o legătură directă între poziția și ponderea unui anumit bit..

În tabelul 1.4 se prezintă câte două coduri din fiecare categorie menționată.

Tabelul 1.4

Cifră zecimală	Coduri ponderate		Coduri neponderate	
	8421	2421	Gray	Exces 3
0	0000	0000	0000	0011
1	0001	0001	0001	0100
2	0010	0010	0011	0101
3	0011	0011	0010	0110
4	0100	0100	0110	0111
5	0101	1011	0111	1000
6	0110	1100	0101	1001
7	0111	1101	0100	1010
8	1000	1110	1100	1011
9	1001	1111	1101	1100

Referitor la codurile prezentate în tabelul 1.4 se pot formula observațiile de mai jos.

a) La codul 2421 codurile primelor 4 cifre sunt identice cu ale codului 8421. Codurile cifrelor a căror sumă este 9 sunt complementare exemplu 2 cu 7, 3 cu 6, 4 cu 5 etc).

b) Codul *Gray* are proprietatea de adiacență în sensul că trecerea de la o cifră la următoarea se face prin modificarea unui singur bit.

c) Un cuvânt al codului *EXCES 3* se obține din cuvântul corespunzător din 8421 la care se adaugă 0011 (adică 3 în binar). Avantajul acestui cod este că se poate face distincție între absența informație și codul cifrei zero.

Cel mai răspândit cod este 8421 care stă la baza codificării *zecimal – binare (BCD)*.

1.5.2. Coduri alfanumerice

În afara numerelor întregi sau reale informația prelucrată de calculator mai poate conține text format din caractere, adrese de memorie, informație de stare etc.

Textul reprezintă una din formele cele mai utilizate pentru manevrarea și memorarea informației. În prezent calculatorul este utilizat într-o mare varietate de aplicații care nu necesită neapărat calcule matematice cum ar fi: editare, redactare, grafică etc. Tot cu ajutorul caracterelor se introduc în memoria calculatorului programele sursă și se obțin rezultatele.

În general, în mulțimea caracterelor alfanumerice intră cifre, litere și caractere speciale. Caracterele pot fi tipăribile sau nu, în ultima categorie intrând:

- caractere de control pentru comunicația între dispozitive;
- caractere de control pentru deplasarea cursor;
- caractere cu semnificație nedefinită.

În prezent marea majoritate a platformelor de calcul utilizează codul IBM **ASCII** (**American Standard Code for Information Interchange**). Codul ASCII se prezintă în variantele restrâns și extins. Codul ASCII restrâns asociază fiecărui caracter câte o formație de 7 biți iar cel extins câte una de 8 biți. Rezultă că cele două coduri permit codificarea a 128 respectiv a 256 de caractere. Exemple de coduri ASCII: A: 41h, 2:32h, *:2Ah, ?:3Fh, etc.

1.5.3. Coduri pentru detectarea și corectarea erorilor

Relativ la erorile care pot apare la transmisia sunt de menționat două categorii de probleme

- a. detectarea erorilor;
- b. corectarea erorilor.

La rândul său detectarea erorilor comportă două tipuri de operații:

- a1. detectarea stării de eroare;
- a2. diagnoza erorii.

Prin detectarea *stării de eroare* se specifică existența unei erori fără a se preciza exact eroarea. *Diagnoza* presupune determinarea erorii, respectiv a biților care au fost transmiși eronat.

Importantă în detectarea erorilor de transmisie este *distanța Hamming (DH)* definită ca numărul de poziții binare prin care diferă două cuvinte de cod. De exemplu cuvintele binare $x = 01100$ și $y = 00101$ diferă prin două poziții binare, deci distanța Hamming este $d = 2$. Fiind vorba de sesizarea lipsei coincidenței, d se poate determina cu ajutorul funcției *SAU – EXCLUSIV*, respectiv $d = x \oplus y$. Semnificația *DH* este că sunt necesare d erori de un singur bit

pentru a converti un cuvânt în altul. De asemenea pentru a elimina d erori este nevoie de un cod cu $DH = d + 1$.

Cea mai simplă soluție de semnalare a stării de eroare este adăugarea bitului de *paritate* (*bP*). Dacă de exemplu la codul 8421 pe 4 biți se adaugă un bit de paritate se obține un cod detector de erori pe 5 biți. *DH* a acestui cod este 2 deoarece la transmisia greșită a unui bit este afectat și bitul de paritate. Se poate utiliza convenția de paritate *pară* (*PP*) sau *impară* (*PI*). La *PI* numărul total de biți **1** din codul 8421 împreună cu bitul de paritate este impar, iar la *PP* acest număr este par.

În practică este larg utilizată și metoda *codului polinomial* cunoscut și sub denumirea de *cod cu redundanță ciclică* sau cod **CRC** (*Cyclic Redundancy Code*).

La transmiterea datelor între cele mai utilizate polinoame generatoare sunt următoarele :

$$CRC-12 = x^{12} + x^{11} + x^3 + x^2 + x + 1$$

$$CRC-16 = x^{16} + x^{15} + x^2 + 1$$

$$CRC-CCITT = x^{16} + x^{12} + x^5 + 1$$

Corectarea erorii presupune înlocuirea biților detectați ca fiind transmiși eronat. Un cod este **cod corector de erori** (CCE) atunci când cuvântul de cod corect poate fi întotdeauna dedus din cuvântul eronat. Între CCE un loc aparte revine *codului Hamming*, care în cazul unei corecții singulare are distanța **3**. Numărul minim de biți de control pentru a asigura această distanță se determină cu relația

$$2^k \geq m + k + 1, \tag{1.24}$$

unde m este numărul de biți de informație, iar k - numărul de biți de control.

2. Bazele logice ale calculatoarelor numerice

2.1. Variabile și funcții logice

Caracteristica esențială a tuturor generațiilor de calculatoare numerice realizate până în prezent o constituie natura discretă a operațiilor pe care acestea le efectuează. Considerente de ordin tehnologic impun utilizarea în construcția calculatorului a dispozitivelor cu două stări care condiționează codificarea informației și efectuarea calculelor în sistem binar.

Analiza și sinteza circuitelor de comutație aferente calculatoarelor numerice utilizează ca principal instrument matematic algebra logică (booleană).

În continuare se prezintă unele elemente atât ale algebrei logice cât și ale unor circuite logice fundamentale.

2.1.1. Algebra booleană

Fie mulțimile $M = \{x_1, x_2, \dots, x_n\}$ cu $x_i \in \mathbb{Z}$ și $O = \{+, \cdot\}$ (componentele mulțimii O sunt două operații care vor fi definite ulterior). Structura $A = (M, O)$ reprezintă o algebră dacă:

- a) mulțimea M conține cel puțin două elemente;
- b) mulțimea M reprezintă parte stabilă în raport cu cele două operații respectiv $x_1 + x_2 \in M$, $x_1 \cdot x_2 \in M$ pentru orice $x_1, x_2 \in M$;
- c) cele două operații au următoarele proprietăți:
 - comutativitate:
 $x_1 + x_2 = x_2 + x_1$;
 $x_1 \cdot x_2 = x_2 \cdot x_1$;
 - asociativitate:
 $(x_1 + x_2) + x_3 = x_1 + (x_2 + x_3)$;
 $(x_1 \cdot x_2) \cdot x_3 = x_1 \cdot (x_2 \cdot x_3)$
 - distributivitatea uneia față de cealaltă:
 $(x_1 + x_2) \cdot x_3 = x_1 \cdot x_3 + x_2 \cdot x_3$;
 $x_1 + (x_2 \cdot x_3) = x_1 \cdot x_2 + x_1 \cdot x_3$.
- d) mulțimea conține un element nul - 0 și unul unitate - 1 care constituie elemente neutre față de cele două operații și pentru care sunt valabile proprietățile:
 $x_1 + 0 = 0 + x_1 = x_1$;
 $x_1 \cdot 1 = 1 \cdot x_1 = x_1$ unde $x_1 \in M$.
- e) fiecărui element $x \in M$ îi corespunde un unic invers $\bar{x} \in M$ cu proprietățile :
 $\bar{x} \cdot x = 0$ (principiul contradicției)
 $\bar{x} + x = 1$ (principiul terțului exclus)

Dacă elementele mulțimii M pot lua numai două valori (0 și 1) structura de mai sus reprezintă o *algebră booleană*.

La definirea axiomatică a algebrei s-au folosit notațiile $+$, \cdot , \bar{x} pentru cele două legi de compoziție, respectiv pentru elementul invers. În logică și tehnică există denumiri și semnificații specifice, evidențiate în tabelul 2.1.

Tabelul 2.1

Matematică		Logică		Tehnică	
Denumire	Simbol	Denumire	Simbol	Denumire	Simbol
Prima operație	+	Disjuncție	\cup	SAU	\cup
A doua operație	\bullet	Conjuncție	\cap	ȘI	\cap
Element invers	\bar{x}	Negație	$\neg x$	NU	\bar{x}

Pornind de la axiome se deduc teoremele prezentate în tabelul 2.2 care se constituie în reguli de calcul în cadrul algebrei booleene.

Tabelul 2.2

Nr.	Denumire	Forma produs	Forma sumă
T1	Dublă negație (involuția)	$\overline{\bar{x}} = x$	$\overline{\bar{x}} = x$
T2	Absorbția	$x_1 \cdot (x_1 + x_2) = x_1$	$x_1 + x_1 \cdot x_2 = x_1$
T3	Elemente neutre	$x \cdot 0 = 0$	$x + 1 = 1$
T4	Idempotența (tautologia)	$x \cdot x \cdot \dots \cdot x = x$	$x + x + \dots + x = x$
T5	De Morgan	$\overline{x_1 \cdot x_2} = \bar{x}_1 + \bar{x}_2$	$\overline{x_1 + x_2} = \bar{x}_1 \cdot \bar{x}_2$

Oricare dintre cele 5 teoreme poate fi demonstrată utilizând axiomele cu ajutorul cărora s-a definit structura algebrei.







2.1.2. Funcții logice importante

O funcție $y=f(x_1, x_2, \dots, x_n)$ reprezintă o funcție logică dacă domeniul de definiție este reprezentat de produsul cartezian $\{0,1\}^n$, cu alte cuvinte $f:\{0,1\}^n \rightarrow \{0,1\}$.

Având în vedere această definiție se poate spune că o funcție logică (booleană) pune în corespondență o combinație binară asociată produsului cartezian cu una din valorile **0** sau **1**.

Domeniul de definiție al unei funcții logice de n variabile este format din 2^n puncte (combinații), iar numărul total de funcții este de 2^{2^n} . De exemplu cu 2 variabile pot fi formate 16 funcții, dintre care în tabelul 2.3 se prezintă cele mai importante.

Tabelul 2.3

Denumire funcție	Ecuatie logică	Simbol
ȘI	$F = A \cap B$	
SAU	$F = A \cup B$	
SAU EXCL.	$A \oplus B = A \cdot \bar{B} + \bar{A} \cdot B = \overline{A \otimes B}$	
NICI EXCL.	$A \otimes B = \overline{A \cdot B} + A \cdot B = \overline{A \oplus B}$	
ȘI- NU	$A \uparrow B = \overline{A \cdot B} = \bar{A} + \bar{B}$	
SAU - NU	$A \downarrow B = \overline{A + B} = \bar{A} \cdot \bar{B}$	

Funcțiile ȘI, SAU, NU se numesc *funcții logice de bază* întrucât cu ajutorul lor se poate exprima orice altă funcție logică. Ilustrarea semnificației operatorilor logici se poate realiza prin diagrame Venn, tabele de adevăr, diagrame Karnaugh, scheme cu comutatoare etc.

Reprezentarea cea mai comodă și pretabilă formalizării este cea realizată cu ajutorul tabelelor de adevăr. Pentru funcțiile din tabelul 2.3 se prezintă tabelul de adevăr 2.4.

Tabelul 2.4

A	B	ȘI	SAU	SAU EXCL.	NICI EXCL.	ȘI - NU	SAU - NU
0	0	0	0	0	1	1	1
0	1	0	1	1	0	1	0
1	0	0	1	1	0	1	0
1	1	1	1	0	1	0	0

Reprezentarea cu ajutorul *diagramei Karnaugh* constă în marcarea punctelor domeniului de definiție într-o diagramă plană și precizarea valorilor funcției în fiecare din aceste puncte. De exemplu în figura 2.1 este reprezentată diagrama Karnaugh pentru o funcție de trei variabile cu marcarea vecinătăților punctului 010.




Fig. 2.1. Diagrama Karnaugh pentru o funcție de trei variabile.

După cum se observă, trecerea de la o combinație la alta pe laturile diagramei Karnaugh se face prin modificarea unui singur bit.

O funcție logică se poate reprezenta dezvoltat în două forme și anume:

- *forma disjunctivă canonică (FDC)*, cu utilizarea constituenților unității;
- *forma conjunctivă canonică (FCC)*, cu utilizarea constituenților lui zero.

FDC presupune exprimarea funcției ca o *disjuncție de conjuncții* (reuniune de intersecții) în care variabilele care au valoarea **0** se consideră *negate*.

FCC presupune exprimarea funcției ca o *conjuncție de disjuncții* (intersecție de reuniuni) în care variabilele care au valoarea **1** se consideră *negate*.

2.1.3. Minimizarea funcțiilor logice

Minimizarea unei funcții booleene implică reducerea la minimum a numărului de variabile și a simbolurilor de funcții implicate în reprezentarea acesteia. Metodele de minimizare pot fi încadrate în două categorii: *analitice* și *grafice*.

Metodele analitice constau în principal din calcule efectuate în funcția dată pe baza axiomelor și teoremelor algebrei binare.

Metodele grafice presupun constituirea unor tabele sau matrice de combinații, din care prin grupări și asocieri corespunzătoare rezultă reduceri. Din categoria acestor metode, în continuare se vor face referiri la cea care utilizează diagrama Karnaugh.

După cum s-a văzut, două celule adiacente într-o diagramă Karnaugh diferă prin valoarea unei singure variabile. Dacă termenilor din două asemenea celule li se aplică proprietatea de distributivitate și principiul terțului exclus se elimină variabila care își schimbă valoarea.

Referitor la acest procedeu de reducere și implicit de minimizare pot fi formulate următoarele observații:

- a) un grup de 2^m celule vecine ocupate cu unități permite eliminarea a m variabile;
- b) pentru reducere, fiecare celulă trebuie să facă parte dintr-o grupare, dar poate fi inclusă în mai multe;
- c) cel mai avansat grad de simplificare se obține dacă unitățile dintr-o diagramă Karnaugh sunt grupate într-un număr minim de grupări fiecare grup conținând un număr minim de unități;
- d) pentru a putea aplica în mod succesiv proprietatea de distributivitate și teorema terțului exclus, numărul unităților din grupările formate trebuie să fie o putere întregă a lui 2.

Reguli similare pot fi deduse și pentru deducerea formei conjunctive minime. În acest caz, în diagrama Karnaugh se vor grupa zerourile. Se va scrie apoi disjuncția grupurilor de zerouri vecine, iar forma minimă va fi conjuncția grupurilor de coordonate.

Etapa care succede minimizării este aceea a implementării funcției logice. Această implementare se realizează cu elemente de comutație de diverse tipuri cum ar fi: contacte și rele, porți logice etc.

2.2. Circuite logice combinaționale

Caracteristica principală a circuitelor logice combinaționale (*CLC*) o reprezintă dependența mărimilor de ieșire ale acestora *numai* de combinațiile aplicate la intrare, nu și de timp.

Schema bloc a unui CLC este prezentată în figura 2.11. Acesta dispune de intrările x_0, x_1, \dots, x_{m-1} și generează în exterior ieșirile y_0, y_1, \dots, y_{n-1} . Funcționarea CLC poate fi descrisă cu ajutorul unei funcții logice (de comutație).



Fig. 2.2. Circuit logic combinațional

Analiza *CLC* pleacă de la cunoașterea schemei acestuia și urmărește stabilirea funcționării, concretizată prin tabela de adevăr sau prin scrierea expresiilor variabilelor de ieșire de cele de intrare.

Sinteza *CLC* presupune parcurgerea următoarelor etape pentru stabilirea structurii circuitului:


- definirea funcțiilor logice;
- minimizarea acestora;
- obținerea schemei circuitului.

În structura unui calculator numeric se întâlnesc numeroase tipuri de *CLC* între care reprezentative sunt: *convertoarele de cod, codificatoarele și decodificatoarele, multiplexoarele și demultiplexoarele, comparatoarele, detectoarele și generatoarele de paritate, ariile logice programabile, memoriile și circuitele aritmetice.*

În continuare vor fi prezentate elemente privind sinteza unor *CLC* uzuale din structura unui calculator numeric.

2.2.1. Convertoare de cod

Convertoarele de cod sunt *CLC* care permit trecerea dintr-un cod binar în altul. Sinteza unui asemenea *CLC* se va exemplifica pentru un convertor *din cod binar în cod Gray*. În figura 2.3 se prezintă elementele aferente sintezei acestui tip de convertor, în care $B_3 B_2 B_1 B_0$ reprezintă cuvântul binar aplicat la intrare, iar $G_3 G_2 G_1 G_0$ cuvântul binar obținut la ieșire.



Făcând reducerile în diagramele Karnaugh rezultă:

$$G_3 = B_3$$

$$G_2 = \bar{B}_2 B_3 + \bar{B}_3 B_2 = B_2 \oplus B_3$$

$$G_1 = \bar{B}_1 B_2 + \bar{B}_2 B_1 = B_1 \oplus B_2$$

$$G_0 = \bar{B}_1 B_0 + \bar{B}_0 B_1 = B_1 \oplus B_0$$

În figura 2.4 se prezintă două variante de implementare ale relațiilor de mai sus.




Fig. 2.4. Schema convertorului din cod binar natural în cod Gray:
 a - realizarea cu porți NAND; b - realizarea cu circuite SAU EXCLUSIV.

2.2.2. Codificatoare și decodificatoare

Codificatoarele sunt CLC la care activarea unei intrări, dintr-un grup de m , conduce la apariția unui cuvânt de cod la ieșire format din n biți ($m \leq 2^n$). În figura 2.5 se prezintă elemente aferente unui codificator cu $m=3$ și $n=2$.




Fig. 2.5. Codificator cu $m=3$ și $n=2$ (schema bloc, tabela de adevăr, funcții logice).

Decodificatoarele sunt CLC care activează una sau mai multe ieșiri funcție de cuvântul de cod aplicat la intrare. Decodificarea este necesară în aplicații care se referă la adresarea memoriilor, afișarea numerică, multiplexarea datelor etc.

2.2.3. Multiplexoare și demultiplexoare

Multiplexoarele sunt CLC care permit transferul datelor de la una din intrările selectate cu o adresă (cuvânt de selecție) către o ieșire unică. Din punct de vedere funcțional *MUX* pot fi privite ca o rețea de comutatoare comandate. *MUX* pot fi analogice sau numerice, ultimele fiind specifice CN. În continuare se va face sinteza unui *MUX* 4:1 numeric și implementarea cu porți logice.




Fig. 2.6. Multiplexor numeric 4:1.

Demultiplexoarele sunt *CLC* care realizează transmiterea datelor de la o unică intrare către o ieșire selectabilă cu ajutorul unui cuvânt de selecție (adresă). Ca și *MUX* demultiplexoarele reprezintă practic o rețea de comutatoare comandate, putând fi numerice sau analogice. În figura 2.7 se prezintă elemente specifice sintezei unui DMUX numeric 1:4.




Fig. 2.7. Demultiplexor 1:4

2.2.4. Circuite de complementare

Circuitul de complementare este un *CLC* care funcție de comenzile aplicate realizează una din următoarele funcții:

- complementează față de unu biții cuvântului de la intrare;
- lasă cuvântul de la intrare neschimbat;
- forțează în unu toți biții cuvântului de la ieșire;
- forțează în zero toți biții cuvântului de la ieșire.

În figura 2.8 se prezintă elementele aferente unui circuit de complementare pe 4 biți. Din tabela de adevăr se obțin următoarele funcții logice ale ieșirilor:

$$Y_1 = \bar{x}_1 \bar{A} \bar{B} + x_1 \bar{A} B + A \bar{B} = \overline{(x_1 \oplus B)} + A \bar{B}$$

$$Y_2 = \bar{x}_2 \bar{A} \bar{B} + x_2 \bar{A} B + A \bar{B} = \overline{(x_2 \oplus B)} + A \bar{B}$$

$$Y_3 = \bar{x}_3 \bar{A} \bar{B} + x_3 \bar{A} B + A \bar{B} = (\bar{x}_3 \oplus B) + A \bar{B}$$

$$Y_4 = \bar{x}_4 \bar{A} \bar{B} + x_4 \bar{A} B + A \bar{B} = (\bar{x}_4 \oplus B) + A \bar{B}$$

a căror implementare s-a realizat cu porți ȘI, SAU și SAU-EXCLUSIV.

Comenzi		Ieșiri			
A	B	y ₁	y ₂	y ₃	y ₄
0	0	\bar{x}_1	\bar{x}_2	\bar{x}_3	\bar{x}_4
0	1		x ₂	x ₃	x ₄
1	0	1	1	1	1
1	1	0	0	0	0




Fig. 2.8. Circuit de complementare pe 4 biți.

2.2.5. Comparatoare

Comparatoarele numerice sunt CLC care permit determinarea relației existente între două numere. Ieșirile unui comparator sunt reprezentate de *trei funcții* care corespund tipului de relație existent între numerele aplicate la intrare (<, =, >).

În figura 2.9 sunt prezentate elemente aferente sintezei unui comparator pe un bit.




Fig. 2.9. Comparator pe un bit.

Prin interconectarea mai multor comparatoare pe un bit se obțin comparatoare pentru cuvinte binare formate din mai mulți biți.

2.2.6. Detectoare de paritate

Detectoarele de paritate sunt CLC cu n intrări și două ieșiri *PAR* și *IMPAR* care sunt complementare. Ieșirea *PAR* are valoarea **1** atunci când numărul de valori logice **1** în combinația de la intrare este *par* și **0** atunci când acest număr este *impar*.

În figura 2.10 se prezintă elementele aferente sintezei unui detector de paritate cu $n=4$ intrări.

După cum se observă în tabela de adevăr funcțiile *PAR* și *IMPAR* sunt complementare, respectiv $IMPAR = \overline{PAR}$. Din această cauză în figura 2.10 a fost reprezentată diagrama Karnaugh pentru funcția *PAR*. Așa cum reiese din diagramă, nu se poate opera nici o reducere asupra funcției care va fi:

$$PAR = \overline{D}\overline{C}\overline{B}\overline{A} + \overline{D}\overline{C}B\overline{A} + \overline{D}C\overline{B}\overline{A} + \overline{D}CB\overline{A} + D\overline{C}\overline{B}\overline{A} + D\overline{C}B\overline{A} + DC\overline{B}\overline{A} + DCBA$$

În relația de mai sus prin aplicarea proprietăților operațiilor logice rezultă:




Fig. 2.10. Detector de paritate: a – schema bloc; b - tabela de adevăr; c - diagrama Karnaugh a funcției PAR.

$$PAR = \overline{D}\overline{C}(\overline{B}\overline{A} + BA) + \overline{D}C(\overline{B}\overline{A} + B\overline{A}) + D\overline{C}(\overline{B}\overline{A} + B\overline{A}) + DC(\overline{B}\overline{A} + BA)$$

$$PAR = (\overline{D}\overline{C} + DC)(\overline{B}\overline{A} + BA) + (\overline{D}C + D\overline{C})(\overline{B}\overline{A} + B\overline{A})$$

Dar

$$\overline{D}\overline{C} + DC = \overline{\overline{\overline{D}\overline{C}} + \overline{DC}} = \overline{(\overline{\overline{D}\overline{C}}) \cdot (\overline{DC})} = \overline{(\overline{\overline{D}} + \overline{\overline{C}}) \cdot (\overline{D} + \overline{C})} = \overline{(D + C) \cdot (\overline{D} + \overline{C})} =$$

$$= \overline{D}\overline{C} + \overline{D}C = \overline{D \oplus C}$$

$$\overline{B}\overline{A} + BA = \overline{B \oplus A}$$

Notăm

$$D \oplus C = C \oplus D = Y$$

$$B \oplus A = A \oplus B = X$$

Rezultă:

$$PAR = \overline{YX} + YX = \overline{Y \oplus X} = \overline{(D \oplus C) \oplus (B \oplus A)}$$

$$IMPAR = \overline{PAR} = (D \oplus C) \oplus (B \oplus A)$$

relații a căror implementare se prezintă în figura 2.11.




Fig. 2.11. Implementarea detectorului de paritate.

2.2.7. Sumatoare

Semisumatorul elementar, pentru care schema logică și tabela de adevăr sunt prezentate în figura 2.12, adună două numere a câte un bit x_i , y_i și generează la ieșire 2 biți: suma s_i și transportul c_i către rangul următor.




Fig. 2.12. Semisumatorul elementar.

Schema din fig. 2-22 a rezultat pe baza relațiilor:

$$s_i = \bar{x}_i y_i + x_i \bar{y}_i = x_i \oplus y_i;$$

$$c_{i+1} = x_i y_i.$$

Sumatorul elementar este un *CLC* care adună două numere binare x_i , y_i cu un transport de intrare c_i , generând la ieșire doi biți: suma s_i și transportul c_{i+1} către rangul superior, conform tabelului 2.5.

Tabelul 2.5

x_i	y_i	c_i	S	c_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Din tabelul 2.5 rezultă:

$$s_i = \bar{x}_i \bar{y}_i c_i + \bar{x}_i y_i \bar{c}_i + x_i \bar{y}_i \bar{c}_i + x_i y_i c_i = x_i \oplus y_i \oplus c_i$$

$$c_{i+1} = \bar{x}_i y_i c_i + x_i \bar{y}_i c_i + x_i y_i \bar{c}_i + x_i y_i c_i = c_i (x_i \oplus y_i) + x_i y_i$$

Relațiile de mai sugerează obținerea sumatorului elementar din două semisumatoare conform figurii 2.13.

Pentru adunarea a două cuvinte de n biți este necesar să se însereze n astfel de sumatoare ca în figura 2.14.




Fig. 2.13. Sumatorul elementar.

Cele două numere care urmează a se aduna se găsesc în registrele A și B, iar rezultatul în registrul C. Transportul este depus într-un bistabil exterior care pentru un microprocesor este indicatorul de transport CY (Carry).




Fig. 2.14. Sumator pentru cuvinte de n biți.

2.3. Circuite logice secvențiale

Circuitele logice secvențiale (CLS) sunt circuite ale căror mărimi de ieșire, la un moment dat, depind atât de combinația mărimilor de intrare, cât și de starea sa.

Modelul matematic al CLS, pentru un anumit moment de timp t , este definit de două seturi de ecuații care reflectă tranziția stărilor și pe cea de ieșirilor și care pot fi grupate în cvintuplul

$$C_S = (X, Y, Q, f, g),$$

unde:

$X = \{x_1, x_2, \dots, x_n\}$ este mulțimea variabilelor binare de intrare;

$Y = \{y_1, y_2, \dots, y_m\}$ - mulțimea variabilelor binare de ieșire;

$Q = \{q_1, q_2, \dots, q_p\}$ - mulțimea variabilelor binare de stare;

$f : X \times Q \rightarrow Q$ - funcția de tranziție a stărilor;

$g : X \times Q \rightarrow Y$ - funcția de tranziție a ieșirilor.

Funcțiile de tranziție a stărilor respectiv ieșirilor sunt de forma

$$q'_i = f(x_1, x_2, \dots, x_n, q_1, q_2, \dots, q_p) \quad i=1, 2, \dots, p$$

$$y_k = g(x_1, x_2, \dots, x_n, q_1, q_2, \dots, q_p) \quad k=1, 2, \dots, p$$

Funcțiile q'_i și y_k reflectă procesele de modificare a stărilor respectiv ieșirilor, ambele dependente doar de intrări și de starea actuală

Din punct de vedere al structurii CLS conțin elemente combinaționale și elemente de memorie, figura 2.15.




Fig. 2.25. CLS sincron.

În ceea ce privește modul de schimbare a stării elementelor de memorie există două tipuri de CLS:

- CLS sincrone la care modificarea stării se face sincron cu *un impuls de tact*, în funcție de intrări și de starea curentă;

- CLS asincrone la care modificarea stării se produce la momente aleatoare depinzând numai de intrări și de starea curentă.

În continuare vor fi prezentate pentru CLS care se regăsesc în structura unui CN cum ar fi: *bistabile, numărătoare, registre, circuite de memorie.*

2.3.1. Circuite basculante bistabile

Circuitele basculante bistabile (CBB) au două stări stabile la ieșire, iar prin aplicarea unor semnale de comandă trec dintr-o anume stare în starea complementară. Practic un *CBB* implementează un element de memorie care păstrează *un bit* de informație. Între cele mai răspândite *CBB* sunt cele de tip *RS, D, T și JK.*

- Bistabilul RS asincron este format din două porți NAND, fiecare având drept una din intrări ieșirea celeilalte (figura 2.26).




Fig. 2.26. B-RS asincron: schema logică. tabelele de adevăr și de excitație.

Tabelul de adevăr definește *starea ieșirii funcție de intrări* iar tabelul de excitație definește *intrarea care determină o anumită evoluție a ieșirii* – intrările *S* (Set) și *R* (Reset) sunt active pe 0.

Combi-nația **00** la intrare este interzisă deoarece ieșirile sunt identice și nu complementare. Combi-nația **11** la intrare păstrează starea anterioară $Q(t)$, ieșirea fiind o nedeterminare față de intrare. Dacă înainte de **11** a fost la intrare **10** ieșirea este **0**, iar dacă înainte de **11** a fost **01** ieșirea este **1**.

Se observă că pentru a memora **1** (pentru seta *CBB*) trebuie aplicată combinația $\bar{S}=0, \bar{R}=1$ în timp ce combinația $\bar{S}=1, \bar{R}=0$ determină memorarea cifrei binare **0** (resetarea *CBB*).

- Bistabilul RS sincron. La acest tip de *CBB* modificarea stării este determinată de un impuls de tact *T* (figura 2.17). Se observă că *CBB* RS sincron derivă din cel asincron prin adăugarea unor porți suplimentare acționate pe una dintre intrări de semnalul de tact.




Fig. 2.17. B-RS sincron: schema logică, tabelul de adevăr.

- Bistabilul D are o asemenea structură (figura 2.18) încât permite eliminarea stării de nedeterminare specifice CBB RS sincron, respectiv a acelei stări pentru care $S=R=1$.




Fig. 2.18. Bistabilul D: schema logică, tabelul de adevăr .

Valoarea logică aplicată la intrarea D se transferă la ieșire doar la aplicarea semnalului de ceas (deci cu o întârziere de un tact).

- Bistabilul T are proprietatea că schimbă starea la fiecare impuls de tact, dacă o intrare de validare A are 1 logic (figura 2.19). Dacă $A=0$ starea bistabilului (respectiv ieșirea Q) rămâne neschimbată.




Fig. 2.19. Bistabilul T: schema logică, tabelul de adevăr .

- Bistabilul JK este un bistabil sincron care admite comenzi simultane pe ambele intrări fără a prezenta o stare instabilă. După cum se observă din figura 2.20 acesta are în plus față de RS două intrări de reacție care sunt activate simultan cu semnalele de comandă. Conform tabelului de adevăr la combinația $J=0, K=1$ ieșirea $Q=0$, iar la combinația $J=1, K=0$ ieșirea $Q=1$. Circuitul funcționează și dacă pe ambele intrări se aplică 1 respectiv dacă $J=K=1$.




Fig. 2.20. CBB-JK sincron: schema logică, tabelul de adevăr .

2.3.2. Numărătoare

Numărătoarele sunt *CLS* care numără (contorizează) impulsurile aplicate la intrare și memorează rezultatul.

În funcție de sistemul de numerație folosit se întâlnesc numărătoare *binare*, *hexazecimale*, *decadice* etc. Un numărător care poate număra atât înainte cât și înapoi se numește *reversibil*. Practic un numărător realizează, pentru un număr natural N , operația de identificare a claselor de resturi modulo C ($\overline{0}, \overline{1}, \dots, \overline{c-1}$).

De exemplu, un numărător *modulo 10* va avea aceeași stare 3 pentru oricare din următoarele numere aplicate la intrare. $N=3, 13, 23, 33, \dots, 103, 113, \dots, 203, 313$. Numărul maxim înscris într-un numărător modulo c este $c-1$, deoarece pentru $N=c$, acesta va indica zero.

Numărătoarele asincrone sunt cele la care informația de la intrare se propagă spre ieșire pas cu pas.

Numărătoarele sincrone sunt caracterizate prin aceea că toți bistabilii care le compun basculează simultan funcție de informațiile aplicate la intrare și de semnalul de tact.

Numărătoarele în buclă sunt registre de deplasare a căror ieșire este conectată la intrare.

2.3.3. Registre

Registrele sunt *CLS* destinate memorării vectorilor binari. Numărul de biți egal cu numărul elementelor de memorie reprezintă *capacitatea registrului* sau *lungimea cuvântului registru*. În mod obișnuit registrele sunt constituite dintr-un set de bistabile și o logică combinațională auxiliară. Fiecare bit D_i al unui cuvânt binar este păstrat într-un bistabil B_i unde $i=0, 1, \dots, n-1$ (registrul are capacitatea de a memora n biți iar i este rangul bistabilului B_i).

Registrele pot efectua o serie de operații cum ar fi:

- încărcarea** datelor serială sau paralelă – figurile 2.21 a,b;
- deplasare** date stânga sau dreapta - figurile 2.21 c,d;
- rotație** stânga sau dreapta - figurile 2.21 e,f;
- ștergere**.




Fig. 2.21. Operații cu registre: D_{n-1} – MSB, D_0 – LSB.

- Încărcarea serială se realizează prin n impulsuri de tact:

$$B_i \leftarrow B_{i-1}, i=1,2,\dots,n-1, R_0 \leftarrow D_s,$$

unde D_s sunt biții care se încarcă în B_0 după ce are loc deplasarea spre stânga. Un astfel de registru este folosit la un receptor la care datele sosesc serial pe o linie de 1 bit. Acestea sunt împachetate în cuvinte a câte n biți și transmise apoi paralel.

- Încărcarea paralelă se realizează într-un singur impuls de tact

$$B_i \leftarrow D_i, i=0,1,\dots,n-1,$$

un exemplu de utilizare fiind încărcarea unui cuvânt de n biți de pe o magistrală sau dintr-un alt registru.

- Deplasările stânga/dreapta sunt asemănătoare încărcării seriale, cu deosebirea că se execută un singur pas:

$$B_i \leftarrow B_{i-1}, i=1,2,\dots,n-1, B_0 \leftarrow 0 \text{ sau } 1 \quad (\text{stânga}),$$

$$B_{i-1} \leftarrow B_i, i=1,2,\dots,n-1, B_{n-1} \leftarrow 0 \text{ sau } 1 \quad (\text{dreapta}),$$

în bistabilele B_0 sau B_{n-1} încărcându-se 0 sau 1 funcție de contextul utilizării registrului.

- Rotațiile stânga/dreapta sunt asemănătoare deplasărilor cu deosebirea că bitul care părăsește registrul reîntră în registru (în B_0 la rotația stânga și în B_{n-1} la rotația dreapta):

$$B_i \leftarrow B_{i-1}, i=1,2,\dots,n-1, B_0 \leftarrow B_{n-1} \quad (\text{stânga}),$$

$$B_{i-1} \leftarrow B_i, i=1,2,\dots,n-1, B_{n-1} \leftarrow B_0 \quad (\text{dreapta}).$$

Pentru exemplificare în figura 2.22 se prezintă un registru pe 4 biți care permite realizarea operațiilor de ștergere, încărcare și citire paralelă.




Fig. 2.22. Registru de 4 biți cu încărcare și citire paralelă.

Înscrierea celor 4 bistabile D ale registrului se face sincron cu impulsul de tact dacă semnalul de selecție registru $SelR$ este activ. Semnalul LDP validează intrările de pe liniile $D3\dots D0$, iar semnalul $Read$ validează ieșirile $R3\dots R0$ ale registrului. Ștergerea registrului (încărcare CBB cu 0 , se realizează prin activarea semnalului $Reset$.

În calculatoare *registrele* sunt utilizate la procesarea unor informații cum ar fi: *adrese, coduri de instrucțiuni, operanzi, rezultate parțiale sau definitive, informații de stare* etc. Una dintre cele mai importante operații o constituie transferul între registre. În continuare vor fi prezentate două modalități de transfer ilustrate în figurile 2.23 și 2.24.

Transferul de la un registru sursă C la două registre destinație A și B (figura 2.23) este validat prin activarea simultană a semnalelor $LoadA$, $LoadB$ și $ReadC$. Selecția registrelor care se înscriu se realizează prin activarea semnalelor $SelA$ și $SelB$.

În cazul transferului de la două registre sursă A și B la un registru destinație C (figura 2.24), ieșirile registrelor A și B sunt reunite în porțile SAU de la intrarea registrului destinație C . Transferul $C-B$, de exemplu se realizează prin activarea semnalelor $ReadB$, $LoadC$ și $SelC$.




Fig. 2.23. Transfer : un registru sursă – două registre destinație.




Fig. 2.24. Transfer : două registre sursă – un registru destinație.

2. Caracterizarea microprocesoarelor pe 8 biți

În continuare se va descrie schema bloc funcțională a unui μP standard al cărui cuvânt de date are lungimea 8 biți ($\mu P8$). Noțiunea *standard* se referă la faptul că μP îndeplinește rolul UCP într-o mașină de tip von Neumann. După cum s-a arătat asemenea mașină este structurată în trei unități (*UAL, memorie, dispozitive de intrare / ieșire*) care comunică între ele printr-o unică magistrală cu secțiuni de *date, adrese și comenzi*.

Presupunând existența unui program stocat în memorie al cărui sfârșit este marcat de o variabilă logică **SFP**, structura $\mu P8$ rezultă din necesitatea execuției programului conform următorului algoritm:

Repetă


- adresare și aducere din memorie a codului;
- decodificare instrucțiune;
- execuție instrucțiune;

până când SFP=adevarat.

Pornind de la această secvențiere structura unui $\mu P8$ va fi descrisă pe 5 niveluri de detaliere .

2.1. Nivelul 1 de caracterizare

Nivelul 1 este asociat registrelor de date (RD) și de adrese (RA). Aceste registre apar la interfața μP cu magistrala de date (MD) și respectiv de adrese (MA), figura 2.1.



RD este bidirecțional ca și *MD* și are lungimea egală cu a acesteia (8 biți). O informație provenită din □P este disponibilă unităților conectate la *MD* numai după înscrierea acesteia în *RD*. Invers, o informație destinată □P este accesibilă acestuia tot numai după înscrierea în *RD*.

RA este unidirecțional și are lungimea impusă de caracteristicile unității de control a adresării memoriei. *RA* are rolul de a menține ferm pe *MA* adresa furnizată de UCP până la localizarea corectă a informației în memorie sau în porturile intrare-ieșire. În acest context *portul* reprezintă o adresă de memorie care identifică circuitul fizic utilizat la transferul informației între □P și periferic.

Atât *RD* cât și *RA* sunt transparente pentru utilizator, acestea nefiind atribute de arhitectură.

2.2. Nivelul 2 de caracterizare

Acest nivel este înglobează registrele generale (*RG*). Acestea reprezintă practic memoria internă a □P și constituie nivelul de memorie cel mai rapid adresabil într-un sistem. Funcția lor este de stocare temporară a datelor (operanzi și rezultate). După cum se observă din figura 2.2, accesul fizic la *RG* se face cu ajutorul unui multiplexor (*MUX*) pentru a citi un registru respectiv cu ajutorul unui demultiplexor (*DMUX*) pentru a înscrie un registru.




Fig. 2.2. Nivelul 2 de detaliere al unui μP8

După cum se observă din figura 2.2, legătura internă dintre *RD* și *RG* este realizată prin *magistrala internă de date (MID)* care constituie o prelungire a magistralei de date (*MD*) a sistemului în interiorul □P. La *MID* se vor conecta toate blocurile interne care au acces la informația vehiculată prin *MD*.

Numărul de *RG* și lățimea *MID* constituie criterii de performanță pentru orice □P. În ceea ce privește lățimea *MID*, nu este obligatoriu ca aceasta să fie egală cu a *MD* externe. *RG* sunt în totalitate la dispoziția utilizatorului ele constituind *elemente de arhitectură*.

De exemplu, □P 8080 avea un număr de 6 *RG* pe câte 8 biți, *B,C,D,E,H,L* care pot fi utilizate ca atare dar și în perechi, pentru a forma 3 registre de 16 biți (*B-C* denumit registrul *B*, *D-E* denumit registrul *E* și *H-L* care constituie registrul *H*).

2.3. Nivelul 3 de caracterizare

Nivelul 3 include unitatea aritmetică de procesare (UAP). Acest bloc funcțional, a cărei structură este prezentată în figura 2.3, reprezintă suportul activității de prelucrare a datelor.




Fig. 2.3. Nivelul 3 de caracterizare a unui $\mu P8$:


UAL - unitate aritmetică - logică; A - registru acumulator; RF - registru al fanioanelor; C - fanion (indicator) de transport; RD - registru de deplasare; UCAM - unitate de control a aresării memoriei.

După cum s-a arătat, UAL reprezintă un circuit combinațional care asigură realizarea unor funcții aritmetice (*adunare, scădere, complementare față de 2, incrementare, decrementare, ajustare zecimală etc.*) și logice (*SI, SAU, NICI, NUMAI, SAU EXCLUSIV, complementare față de 1, etc.*).

Tipul și numărul funcțiilor realizate de UAL constituie un criteriu de performanță al $\square P$ care se reflectă într-un atribut de arhitectură și *anume subsetul de instrucțiuni de prelucrare a datelor*. În afara intrărilor și ieșirilor de date, UAL mai are și intrări de selecție a funcțiilor, care însă nu sunt reprezentate în figura 2.3.

Acumulatorul (A) este un registru asemănător cu cele din setul de RG. Prin definiție A conține un operand al UAL și în urma efectuării prelucrării, rezultatul. Având în vedere această dublă funcționalitate a A, precum și caracterul combinațional al UAL, structura din figura 2.3 este nefuncțională datorită faptului că UAL se alimentează la infinit cu rezultatul propriei prelucrări. Eliminarea acestei situații critice se face prin includerea în structură a câte unui acumulator și registru (temporare), evidențiate în figura 2.4. Cei doi operanzi sunt menținuți în


registrele temporare până când rezultatul prelucrării se înscrie în A. Cele două registre sunt complet transparente pentru utilizator, ele neconstituind elemente de arhitectură.



Fanioanele (indicatorii de condiție) reprezintă bistabili pentru memorarea unor condiții speciale apărute în funcționarea $\square P$ și în special a UAL. Ele pot fi grupate într-un registru al fanioanelor, accesibil utilizatorului.

În figura 2.5 se reprezintă conținutul acestui registru pentru $\square P$ INTEL 8080, reprezentativ pentru clasa $\square P8$, în care semnificațiile fanioanelor sunt următoarele:

- **S (SIGN)** - are valoarea **1** dacă rezultatul prelucrării din A este pozitiv (bitul cel mai semnificativ este **1**), altfel S are valoarea **0**;
- **Z (ZERO)** - este pus în **1** dacă în urma prelucrării, A conține valoarea **0**, altfel Z este **0**;
- **P (PARITY)** - are valoarea **1** dacă în urma execuției unei instrucțiuni, A conține un număr par de **1**, altfel P este **0**;
- **C (CARRY)** - este **1**, dacă din A s-a efectuat un transport, altfel C este **0**.
- **AC (AUXILIARY CARRY)** - este **1** în condițiile existenței unui transport dinspre bitul 3 spre bitul 4 al A, altfel AC este **0**.



Fanioanele joacă un rol important în structurarea programelor, întrucât instrucțiunile de salt condiționat testează starea acestora. RF constituie element de arhitectură, iar numărul de

fanioane un criteriu de performanță pentru □P. Uzual A și RF se assemblează într-un unic registru de 16 biți cunoscut sub denumirea de *registru PSW (Programm Status Word)*.

Registru de deplasare (RD) ocupă un loc aparte în structura oricărui □P8 deoarece cu ajutorul lor se realizează operațiile de înmulțire și împărțire cu puteri ale lui 2. Deplasările presupun de regulă salvarea bitului extrem (0 sau 7) în fanionul C. O variantă interesantă o reprezintă *rotația* în care conținutul fanionului C este înscris în celălalt bit extrem al RD. În figura 2.6 sunt evidențiate cele două maniere de realizare a deplasării. RD nu este un atribut de arhitectură, el este implicit utilizat de instrucțiunile specifice ale □P, dar operatorul nu are acces nemijlocit la acest registru special.




Fig. 2.6. Modalități de realizare a deplasării spre stânga:
a - simplă; b- rotație.

O secvență de utilizare implicită a RD ar putea fi următoarea:


- 1 - se selectează registrul care conține operandul;
- 2 - conținutul acestuia este adus pe MID;
- 3 - se înscrie operandul în RD;
- 4 - se comandă acestuia funcția de deplasare dorită;
- 5 - conținutul RD (deplasat) este transferat pe MID;
- 6 - se selectează din nou registrul de la pasul 1;
- 7 - se înscrie în acesta rezultatul operației de deplasare care ia locul operandului inițial.

Funcționarea RD este posibilă, dacă acesta este conectat la fanionul C, aspect evidențiat și de figura 2.3.

2.4. Nivelul 4 de caracterizare

Acest nivel definește unitatea de control a adresării memoriei (UCAM). Această unitate, a cărei conectare cu magistralele interne este evidențiată în figura 2.7 realizează încărcarea unei adrese în RA în vederea localizării unei informații în memoria sau porturile calculatorului.

Structura sa derivă din funcțiile acestuia sintetizate mai jos.



Realizarea acestor funcții, implică existența în structura UCAM, în totalitate sau nu, a următoarelor elemente principale:

- numărător de program;
- indicator de stivă;
- registru index,

pentru care în figura 2.7 se prezintă o posibilitate de interconectare.




Fig. 2.7. Structura posibilă a unei unități de control a adresării memoriei:

PC - numărător de program; SP - registru indicator de stivă; IX - registre index; S - sumator; IDN - circuit de incrementare/decrementare; CC - circuite de conectare; MIA - magistrală internă pentru formarea adresei.

Numărătorul de program (PC-Programm Counter) conține adresa fizică (AF) a instrucțiunii ce urmează a fi executată. AF reprezintă forma sub care se furnizează o adresă pe MA pentru a se face identificarea fizică a locației de memorie vizate.

Lungimea PC impune capacitatea maximă a memoriei ce poate fi adresată în sistem. Uzual pentru un $\mu P8$, PC are 16 biți de unde rezultă o hartă a memoriei direct adresabile de 2^{16} \approx 65536 octeți \approx 64KB (1 Koctet \approx 1 Kbyte \approx 1024 octeți).


Adresarea secvențială a memoriei presupune transmiterea conținutului registrului PC (respectiv a adresei locației adresate) pe calea CC3 - CC5 la RA, urmată de incrementarea PC de către circuitul ID.

Schema din figura 2.7 permite saltul în memoria program (*noua adresă însoțește codul instrucțiunii ce urmează a se executa*) conform următoarei secvențe:

- RA se încarcă prin CC5 direct de pe MID cu adresa instrucțiunii care urmează a se executa;
- concomitent PC se va încărca prin CC1 cu aceeași adresă, de unde își va continua funcționarea secvențială.

PC nu este un atribut de arhitectură, programatorul neputând modifica direct conținutul acestuia.

Indicatorul de stivă (SP - Stack Pointer). Stiva (*Stack*) reprezintă o structură de date utilizată pentru păstrarea temporară a datelor. Stiva este organizată pe principiul **LIFO** (**L**ast **I**nput - **F**irst **O**utput — ultimul intrat - primul ieșit). Poziția ocupată în stivă de ultimul element introdus constituie vrful stivei, încărcarea și descărcarea acesteia putându-se efectua numai prin acest punct. După cum se observă din figura 2.8 prin operațiile de încărcare descărcare se modifică adresa vârfului stivei.




Încărcarea și descărcarea stivei se realizează prin instrucțiuni specifice (**PUSH** pentru scriere în stivă, **POP** pentru extragere din stivă). De exemplu pentru situația din figura 2.8 succesiunea de instrucțiuni este următoarea:

-
-
-
- PUSH PSW**; înscrie în stivă conținutul PSW
- PUSH B**; idem B

PUSH D; idem D
PUSH H; idem H
 .
 .
 .
POP H; extrage din stivă conținutul H
POP D; idem D
POP B; idem B
POP PSW; idem PSW

(reamintim că PSW, B, D, H sunt registre duble pe câte 16 biți).

SP conține adresa curentă a vârfului stivei. Configurarea unei zone de memorie ca stivă se face prin înscrierea în SP a adresei bazei. Stiva se organizează astfel încât creșterea ei să se facă “în jos” adică în sensul descreșterii adreselor. La fiecare înscriere în stivă, SP este decrementat iar la fiecare extragere, acesta este incrementat, astfel încât în orice moment va conține adresa primei locații disponibile din memoria stivă. Incrementarea/ decrementarea SP este realizată cu ajutorul circuitului ID iar încărcarea lui RA cu adresa din SP se face pe calea CC3 - CC5. Figura 2.9 constituie o ilustrare a operațiunilor aferente lucrului cu stiva.



În afara stocării temporare a datelor, stiva mai este utilizată în mecanismele de apelare a subprogramelor și de răspuns la cererile de întrerupere. Registrul SP constituie un element de arhitectură, utilizatorul având posibilitatea să definească inițial baza stivei. Există $\square P$ la care stiva este implementată *hardware* cu ajutorul unor registre speciale. Acest tip de stivă prezintă avantajul accesului rapid și dezavantajul limitării severe a mărimii. În cazul stivei hardware SP devine transparent pentru utilizator întrucât nu mai este necesară o definiție a bazei stivei.


Registrele index sunt opționale în structura unui $\square P8$ standard și permit localizarea rapidă a informației într-un bloc pe baza adresei fizice, care se poate obține prin efectuarea unei operații de adunare:

$$AF_{\text{element}} = AF_{\text{bază}} + \text{deplasament},$$

unde AF reprezintă adresa fizică. Această operație este realizată în sumatorul S iar cei doi termeni sunt furnizați de un registru index (adresa de bază pe calea CC2 - CC4) și de MID. Deplasamentul reprezintă adresa relativă a unui element în cadrul tabloului și însoțește codul instrucțiunilor care folosesc date astfel structurate. Mărimea deplasamentului indică dimensiunea maximă a tabloului ce poate fi construit în memorie. Uzual pentru $\mu P8$ deplasamentul are 8 biți, astfel încât se pot construi maxim $2^8 = 256$ elemente. Adresarea indexată permite localizarea rapidă printr-o singură instrucțiune a unui element de tablou și creează premisele dezvoltării de noi metode pentru obținerea adresei fizice prin calcul.

2.5. Nivelul 5 de caracterizare

Acest nivel este asociat unității de control a μP ($UC\mu P8$). După cum s-a arătat execuția unui program comportă pentru fiecare instrucțiune parcurgerea următoarelor etape: *localizare*, *decodificare*, *execuție propriu-zisă*. La rândul său fiecare etapă se descompune în acțiuni elementare care vor fi detaliate în continuare.



1. *Localizarea* și aducerea în memorie a unei instrucțiuni, etapă la care participă elementele prezentate în figura 2.10, presupune parcurgerea următoarelor faze:

- încărcarea lui RA cu adresa din PC (în cazul uzual al parcurgerii secvențiale a programului), în urma căreia adresa devine disponibilă pe MA;
- incrementarea lui PC pentru a se crea posibilitatea accesării următoarei locații de memorie;
- generarea pe magistrala de control a unui semnal de citire din memorie (READ);
- transferul pe MD și de aici în RD a conținutului locației identificate;
- transferul codului instrucțiunii, din RD prin intermediul MID, într-un registru denumit *registru de instrucțiuni (RI)*.

2. *Decodificarea* presupune recunoașterea și interpretarea conținutului RI urmată de inițierea acțiunilor aferente execuției.


3. *Execuția* propriu-zisă implică activarea diverselor blocuri ale μP într-o ordine prestabilită și/sau schimburi de informație cu memoria și/sau porturile de intrare - ieșire.

Secvența de acțiuni elementare este dependentă de semantica fiecărei instrucțiuni. Coordonarea derulării în timp a fiecărei etape și faze este asigurată de către UC μP 8. O primă sarcină a acesteia o reprezintă stabilirea formatului instrucțiunii în funcție de codul primit. Se are în vedere desfășurarea în locații de memorie succesive a întregii informații necesare execuției instrucțiunii.

Având în vedere caracterul de automat sincron al unui μP , desfășurarea în timp a etapelor și fazelor unei instrucțiuni este nemijlocit legată de frecvența impulsurilor de sincronizare. Legat de execuția în timp a instrucțiunilor se definesc următoarele noțiuni:

- *starea* ca timp maxim de efectuare a unei acțiuni elementare, reprezintă o durată egală cu perioada impulsurilor de sincronizare;
- *ciclul mașină* grupează mai multe acțiuni elementare în vederea conturării unei etape din execuția unei instrucțiuni. Un ciclu mașină are mai multe stări și are o semnificație strict funcțională fiind impus de necesități de sistematizare a activității a μP .

Atribuțiile legate de supervizarea funcționării corecte a ansamblului de elemente reunite în structura unui μP impun prezența în cadrul UC μP 8 a elementelor evidențiate în figura 2.11. RI este conectat la MID, de unde preia codul instrucțiunii curente pe care îl transmite decodificatorului. Acesta identifică instrucțiunea din setul de instrucțiuni potențial executabile de către μP . Informația rezultată la ieșirea decodificatorului este transmisă blocului de control și sincronizare (BCS). Acesta este un automat finit microprogramat, care generează semnale de comandă pentru elementele implicate în execuția instrucțiunii curente.



Microprogramul BCS va trebui să țină cont, printre altele de:

- setul de instrucțiuni al μP ;

- semantica fiecărei instrucțiuni;
- sistematizarea desfășurării în timp a fiecărei instrucțiuni pe stări și cicluri mașină;
- formatul fiecărei instrucțiuni;
- structura fizică concretă a blocurilor μP ;
- semnalele de control necesare sau impuse μP (in interiorul sau din exteriorul său pe magistrala externă de comenzi).

BCS nu constituie un element de arhitectură și prin urmare utilizatorul nu are acces la microprogramul acestuia. Datorită acestui fapt μP standard nu pot fi adaptate exact cerințelor unei sarcini concrete prin optimizarea la nivel de microprogram a instrucțiunilor sale.

Din analiza efectuată pentru $\mu P8$ a reieșit că pe lângă neajunsul unei lungimi de numai 8 biți a MD, acestea sunt caracterizate de absența oricărui paralelism în realizarea celor trei faze aferente execuției unei instrucțiuni.

3. Caracterizarea funcțională a unui microprocesor pe 16 biți

La patru ani de la prezentarea primului $\mu P8$ - I8080 (MD pe 8 biți, MA pe 16 biți), firma Intel realizează $\mu P8086$ (magistrală unică multiplexată: 16 linii de date, 20 linii de adresă)

Bazat tot pe conceptul clasic al mașinii von Neumann noul μP a preluat majoritatea atributelor de structură și arhitectură specifice generației precedente ($\mu P8$). Dincolo de dublarea capacității numărului liniilor de date, în concepția și realizarea μP pe 16 biți ($\mu P16$) apar elemente de noutate care vor fi prezentate în continuare pe baza schemei funcționale din figura 3.1.




Fig. 3.1. Schema funcțională de structură a unui $\mu P16$ general:

UIM - unitate de interfață cu magistrala; UE - unitate de execuție; RSLM - registre pentru structurarea logică a memoriei; RD/RA - registru de date și de adrese; PC - numărător de program; UCAF - unitate de calcul a adresei fizice; CIA - coadă de instrucțiuni în așteptare; MUI - magistrala unității de interfațare a magistralei; MUE - magistrala unității de execuție; MX - multiplexoare; RGII - registre generale indicator și index; RG - registru al instrucțiunilor; RD - registru de deplasare; RF - registru al fanioanelor; UAL - unitate aritmetico-logică; UC μP - unitatea de control a μP .

Deosebirea esențială față de $\mu P8$ o constituie existența a două *procesoare specializate* care lucrează în paralel, pe care firma Intel, care a lansat primul $\mu P16$, le-a denumit **unitate de execuție (UE) și unitate de interfață cu magistrale (UIM)**.

UE are ca principală sarcină execuția instrucțiunilor, pe care împreună cu operanzii le primește prin intermediul UIM și nu direct din memorie. Rezultatele prelucrării sunt trimise în memorie sau la porturi tot prin intermediul UIM.

UIM are drept scop mărirea cantității de informație vehiculată pe magistrală în unitatea de timp. Printre altele această funcție presupune: furnizarea adreselor pentru instrucțiuni și pentru date, calculul adreselor, realizarea structurării logice a memoriei, încărcarea cozii cu instrucțiuni, de unde vor fi preluate și executate de către UE.

Setul de registre generale este completat cu registre de tip indicator și index. Pentru fiecare din aceste registre există atât o utilizare implicită sugerată de fabricant, cât și una alternativă.

În contextul versatilității registrelor generale, UAL nu mai are asociat un registru acumulator dedicat, oricare din RG putând îndeplini acest rol.

UCAM nu mai apare ca un bloc unitar, funcțiile fiind descentralizate astfel:

- registrele indicator și index se găsesc în UE;
- numărătorul de program este asociat unui bloc de registre destinat structurării logice a memoriei;
- în UE apare un bloc special pentru calculul adreselor care dezvoltă sumatorul destinat acestui scop în structura unui $\mu P8$.

Paralelismul în funcționare al UE și UIM este asigurat de un bloc de registre asociat *cozii de instrucțiuni*. Aceasta se alimentează de către UIM și se descarcă în UE.

Existența unei magistrale externe unice multiplexate conduce la existența unui unic registru tampon de date și de adrese.

Sintetic, saltul calitativ care va conferi $\mu P16$ și noi atribute de arhitectură are în vedere următoarele aspecte:

- existența a două procesoare care lucrează în paralel;
- versatilitatea funcțiilor registrelor;
- existența blocului pentru calculul adreselor;
- existența cozii de instrucțiuni;
- posibilitatea de structurare logică a memoriei.

1. Funcțiile și structura unei unități centrale de procesare

Unitatea centrală de prelucrare (UCP) reprezintă un subsistem al unui sistem de calcul numeric care efectuează operațiile esențiale de prelucrare a datelor și coordonează activitatea celorlalte subsisteme. Sintetic spus UCP asigură disponibilitățile de calcul și de comandă a echipamentului numeric.

Pornind de funcțiile menționate, UCP este structurată într-o *diviziune de calcul și una de comandă*. Practic UCP este realizată sub forma unui procesor central care realizează funcțiile menționate. Ultima generație de calculatoare a impus procesorul realizat pe un singur circuit integrat pe scară foarte largă (VLSI - Very Large Scale Integrated) numit *microprocesor* (μP).

1.1. Subsisteme ale Unității Centrale de procesare

Un sistem de calcul este constituit dintr-un ansamblu de componente funcționale fizice (*hardware*) și logice (*software de bază*) care interacționează în scopul satisfacerii unor cerințe, adesea contradictorii, ale utilizatorilor. Sistemul de calcul prelucrează date într-o formă specifică și oferă rezultatele într-o formă accesibilă utilizatorilor. În figura 1.1 este ilustrat modelul topologic de bază al unui calculator care evidențiază componentele fizice și poziția acestora în raport cu cele logice .




Fig. 1.1. Structura generală a unui sistem de calcul:
RCC - resurse de calcul și de comandă; RM - resurse de memorare; RP - resurse de introducere și de extragere a datelor (periferice); RT - resurse de transmisie a datelor;
RS - resurse software; U - utilizatori.

După cum se observă componenta software apare ca o anvelopă a componentelor hardware, oferind exploatarea facilităților acestora și interfața cu utilizatorii. Din punct de vedere conceptual, funcționarea unui sistem de calcul poate fi văzută ca un flux de instrucțiuni a căror execuție este inițiată de introducerea datelor de prelucrat și finalizată de obținerea rezultatelor.

Pornind de la cele două fluxuri, *instrucțiuni și date*, pot fi realizate patru tipuri de sisteme de calcul și anume:

- a) sisteme cu fluxuri de instrucțiuni și date unice (**SISD** - **Single Instruction Single Data**);
- b) sisteme cu flux de date unic și mai multe fluxuri de date (**SIMD** - **Single Instruction Multiple Data**);
- c) sisteme cu mai multe fluxuri de instrucțiuni și flux de date unic (**MISD** - **Multiple Instruction Single Data**);
- d) sisteme cu fluxuri de instrucțiuni și date multiple (**MIMD** - **Multiple Instruction Multiple Data**).

Arhitectura **SISD** este reprezentată de sistemele clasice *monoprosesor* în timp ce arhitecturii **SIMD** îi sunt specifice sistemele cu *procesare paralelă*. În ceea ce privește arhitectura **MISD** aceasta este reprezentată de sistemele cu procesoare “*pipeline*”. Caracteristice pentru arhitectura **MIMD** sunt sisteme de calcul *multiprosesor* și *rețelele de sisteme de calcul*. În continuare vor fi prezentate trăsături ale UCP aferente sistemelor SISD. Principalele componente ale unei astfel de UCP sunt *unitatea aritmetico-logică*, *unitatea de comandă* și *memoria*.

Unitatea aritmetico-logică (UAL) reprezintă un subsistem al UCP care efectuează operațiile aritmetice și logice elementare. Operațiile pot fi efectuate *paralel*, când se prelucrează simultan toți biții unui cuvânt, sau *paralel - serie* când se prelucrează simultan biții unei zone a cuvântului transmis serial. Durata unei operații (cu excepția înmulțirii și împărțirii) este egală cu durata unui ciclu al procesorului.

UAL preia operanzii pe care îi prelucrează, din memorie sau din registre, rezultatele fiind transmise înapoi în memorie sau în mediul extern prin intermediul subsistemului de intrare-ieșire. În general o UAL primește doi operanzi și un cod al operației și furnizează un rezultat și eventuale informații despre acesta. În figura 1.2 este prezentată structura principală a unei UAL simple cu operanzii exprimați în virgulă fixă.




Fig. 1.2. Structura unui UAL în virgulă fixă

UAL este constituită dintr-un operator aritmetico-logic OPAL și 3 registre A,B,Q. OPAL reprezintă un circuit combinațional ce constă dintr-un sumator paralel și un bloc asociat funcțiilor logice. Registrul A păstrează la un moment dat unul din operanzi sau rezultatul operației, iar registrul B conține al doilea operand. În ceea ce privește registrul Q acesta este destinat realizării de înmulțiri / împărțiri prin deplasări succesive. Selectarea operației ce se va efectua la un moment dat se face cu ajutorul variabilelor I_1, I_2, \dots, I_n aplicate de asemenea la intrarea OPAL. În afara rezultatului care se obține în registrul A, la ieșirea OPAL se mai obține un cuvânt de stare format din indicatori de condiție.


Unitatea de comandă (UC) reprezintă un subsistem al UCP care generează succesiunea de semnale de comandă pentru coordonarea activității întregului sistem de calcul (*transferuri de informație, operații aritmetico-logice, citire, interpretare și execuție instrucțiuni*). În funcție de modul de implementare se întâlnesc UC convenționale (cablate) și UC microprogramate.

UC *convențională* reprezintă un automat secvențial în care semnalele de stare testate de aceasta sunt considerate semnale de intrare, iar semnalele generate pentru controlul resurselor sistemului sunt semnale de ieșire.

UC *microprogramată* generează semnalele de comandă necesare funcționării sistemului numeric prin citirea unor cuvinte de comandă stocate într-o memorie specială.

Realizarea funcțiilor UCP necesită conectarea acestora cu celelalte unități ale sistemului de calcul. Schimbul de informație se realizează prin intermediul *magistrelor de comunicație* care reprezintă grupuri de interconexiuni cu funcții similare ce leagă diversele secțiuni ale unui sistem de calcul. La nivelul unui sistem de calcul principial există două categorii de magistrale: *interne și externe*. Magistralele interne conectează unități ale CPU iar cele externe interconectează modulele sistemului. Fiecare din cele două categorii de magistrale poate fi divizată funcție de tipul informației transferate în magistrale de *adrese*, de *date* și de *comenzi*.

Funcție de tipul transmisiei magistralele pot fi *paralele* (MP) sau *seriale* (MS). MP transferă toți biții unui cuvânt binar simultan, deci numărul de linii este egal cu lungimea cuvântului. MS sunt formate dintr-o singură linie prin care cuvintele binare se transmit bit cu bit. Practic, toate magistralele interne ale UCP și cele care conectează UCP cu memoria și cu interfețele de intrare-ieșire sunt organizate ca MP. În ceea ce privește MS acestea sunt utilizate pentru a conecta unele periferice (mouse, imprimante etc.) sau pentru interconectarea sistemelor de calcul în cadrul rețelelor. În figura 1.3 este reprezentat modul de interconectare a principalelor module ale unui sistem de calcul prin intermediul magistrelor.



Magistrala de date este destinată atât transferului unidirecțional de instrucțiuni de la memorie, cât și a celui bidirecțional de date între UCP, memorie și interfețele de intrare-ieșire. Sensul transferului de informație este supervizat de către unitatea de comandă a UCP. Numărul de linii al magistralei de date și implicit lungimea cuvântului de date (8, 16, 32, 64 biți) constituie o caracteristică importantă a sistemului de calcul.

Magistrala de adrese este destinată transferului unidirecțional al cuvântului binar ce reprezintă adresa locației de memorie al cărui conținut urmează a fi citit. Numărul de biți ce poate fi transferat prin magistrala de adrese determină o altă caracteristică a sistemului și anume capacitatea memoriei ce poate fi adresată.

Magistrala de control vehiculează semnale care asigură coordonarea activităților într-un sistem de calcul. Numărul liniilor acestei magistrale este egal cu numărul semnalelor de control al UCP, dintre care pot fi menționate: semnalul de ceas pentru sincronizare, semnalele de citire/scriere din și în memorie sau de la interfețele de intrare/ieșire etc.

1.2. Conceptul de microprocesor

Microprocesorul (μP) reprezintă un circuit logic de o maximă complexitate, reprezentat din punct de vedere funcțional printr-o structură formată din *elemente secvențiale și combinaționale*. Caracteristica specifică a unui μP , în raport cu o configurație clasică, este reprezentată de flexibilitatea sa la nivel software. Aceasta face ca implementarea unei structuri logice pentru o aplicație dată să nu reprezinte o intervenție la nivel hardware ci să se reducă la implementarea unui program specific.

Termenul de *microprocesor* a fost introdus de firma Intel în anul 1972 și este legat de realizarea de către această firmă a primelor μP , care se numeau 4004 și 8008. Acestea aveau

lățimea magistralei de date de 4 și respectiv 8 biți și se consideră că aparțin generației întâi de μP .

Anul 1976 marchează apariția generației a doua de μP , prin lansarea produselor 8080 al aceleiași firme și Z80 al firmei Zilog. Este de remarcat faptul că Z80 a fost un μP cu performanțe deosebite pentru generația sa, în acest sens prefigurând într-o anumită măsură noi concepte specifice viitoarelor generații de μP .

Lansarea pe piață, de către firma Intel a μP 8086 marchează pe lângă trecerea la μP cu lungimea magistralei de date de 16 biți apariția generației a treia. La scurt timp și firmele Motorola și Zilog lansează produsele M68000 și Z8000 din cadrul aceleiași generații. O manevră interesantă a fost lansarea de către Intel în 1979 a μP 8088, care este identic în interior cu 8086 iar în exterior lucrează pe 8 biți. Această apariție venea în sprijinul deținătorilor de sisteme pe 8 biți care voiau să beneficieze de facilitățile oferite de noul produs pe 16 biți. Consacrarea definitivă a produselor Intel se produce după ce firma IBM lansează microsistemele **IBM PC-XT** care folosesc μP 8086/8088.

În anul 1993 Intel lansează primul μP al generației a cincea și anume Pentium. Aceasta inaugurează seria μP pe 64 biți cu o arhitectură puternic diferită față de μP precedente. Considerațiile privind evoluția μP au avut în vedere dispozitive ale căror caracteristici și arii posibile de aplicație s-au dezvoltat pornind de la tipurile de bază lansate în anii '70. Acestea sunt cunoscute ca *microprocesoare de uz general* sau pur și simplu *microprocesoare*.

Pot fi identificate însă și alte direcții de dezvoltare spectaculoasă a dispozitivelor de procesare a datelor.

Procesoarele **RISC (Reduced Instruction Set Computer)** prezintă un set redus de instrucțiuni în vederea creșterii vitezei de prelucrare. Ideea de bază a arhitecturii RISC constă în reducerea setului instrucțiunilor de bază la un minimum necesar, punând acces pe cele folosite mai des și optimizându-le pentru cea mai rapidă execuție posibilă. Restul instrucțiunilor trebuie să poată fi executate prin combinarea celor selectate. Viteza de execuție la un procesor RISC este de 1,5-1,7 ori mai mare decât la unul **CISC (Complex Instruction Set Computer)**.

O evoluție interesantă a au **transputerele**, procesoare care pot asigura o prelucrare paralelă a datelor. Tot în categoria procesoarelor situate în afara uzului general trebuie menționate circuitele **ASIC (Application Specific Integrated Circuit)** în rândul cărora un loc aparte îl ocupă procesoarele de semnal.


Dinamica extraordinară a tehnicii de calcul poate fi mai bine receptată, dacă amintim faptul că primul calculator electronic a apărut în anul 1947, iar evoluția acestora a fost marcată de progresul continuu al tehnologiei electronice. Calculatoarele la care UCP este realizată cu μP aparțin generației a patra, celelalte generații având ca tehnologii dominante: tubul electronic pentru generația întâi, componentele statice (tranzistoare) discrete pentru generația a doua și circuitele integrate pe scară redusă pentru generația a treia. Datorită unui raport performanță/cost în continuă creștere, calculatorul penetrează în mediile cele mai diverse fiind considerat principalul factor favorizant al trecerii la societatea post-industrială informatizată.

Indiferent cărei generații aparțin, toate tipurile de calculatoare prezintă două caracteristici comune și anume:

- lucrează pe baza unui program memorat;

- comunicarea programatorului cu calculatorul se realizează prin intermediul limbajelor artificiale, înlocuirea acestor limbaje cu cel natural reprezentând unul din obiectivele importante ale generației a cincea de calculatoare.


Conceptul de calculator numeric cu program memorat a fost introdus de John von Neumann în anul 1947. Potrivit acestui concept instrucțiunile și datele sunt memorate împreună și sunt accesibile în același mod. În figura 1.4, care prezintă structura de bază a unui calculator numeric bazat pe o mașină von Neumann, este evidențiat faptul că în memorie sunt stocate atât secvențele de instrucțiuni ce constituie programul, cât și datele (de intrare, intermediare, de ieșire). Prin secțiuni specifice calculatorul schimbă informație cu echipamentele periferice care pot fi atât convenționale (tastatură, ecran, imprimantă etc.), cât și de proces (traductoare și elemente de execuție).



Practic un calculator numeric realizează cinci funcții de bază și anume:

- funcția de *INTRARE* care permite conectarea lumii exterioare la sistem;
- funcția de *IEȘIRE* care permite conectarea sistemului la lumea exterioară;
- funcția de *MEMORARE* care asigură păstrarea datelor și a instrucțiunilor programului;
- funcția *ARITMETICO - LOGICĂ* ce permite efectuarea operațiilor de calcul (aritmetice și logice) în sistem;
- funcția de *CONTROL* care grupează totalitatea operațiilor de secvențializare și coordonare în cadrul sistemului.

Celor cinci funcții le corespund tot atâtea secțiuni care nu sunt însă integral acoperite de către UCP (μP). În general secțiunile de intrare-ieșire și memoria sunt în mare măsură exterioare μP. După cum se observă din figura 1.5 secțiunile **aritmetico-logică** și **control** sunt integrate în μP.



Uzual, informația este adusă prin intermediul funcției de INTRARE în memoria sistemului. Din memorie, informația (instrucțiuni și date) este citită și decodificată, executându-se secvențial instrucțiunile programului. Rezultatele sunt apoi transferate, prin intermediul funcției IEȘIRE în afara sistemului. Toate operațiile, a căror înlănțuire temporală este redată simplificat în figura 1.6, sunt coordonate prin atribute ale funcției CONTROL.

În intervalul T_1 informația (instrucțiuni și date) se memorează activându-se secțiunile *intrare și memorie*. În T_2 codul este preluat din memorie și executat iar în T_3 cu ajutorul funcției *ieșire* rezultatele sunt transferate în memorie.

După cum s-a arătat, totalitatea informației (instrucțiuni, date, rezultate) se memorează și se prelucrează în formă binară. Ele trebuie să fie *interpretabile* în mod unic de către μP , prezentându-se din acest motiv într-un format specific. Acest format conține o combinație de lungime fixă de simboluri binare care constituie *cuvinte de instrucțiuni* respectiv *cuvinte de date*.




Fig. 1.6. Secvențierea operațiilor într-un sistem numeric cu microprocesor