

## 2. Caracterizarea microprocesoarelor pe 8 biți

În continuare se va descrie schema bloc funcțională a unui  $\mu P$  standard al cărui cuvânt de date are lungimea 8 biți ( $\mu P8$ ). Noțiunea *standard* se referă la faptul că  $\mu P$  îndeplinește rolul UCP într-o mașină de tip von Neumann. După cum s-a arătat asemenea mașină este structurată în trei unități (*UAL, memorie, dispozitive de intrare / ieșire*) care comunică între ele printr-o unică magistrală cu secțiuni de *date, adrese și comenzi*.

Presupunând existența unui program stocat în memorie al cărui sfârșit este marcat de o variabilă logică **SFP**, structura  $\mu P8$  rezultă din necesitatea execuției programului conform următorului algoritm:

### Repetă

- adresare și aducere din memorie a codului;
- decodificare instrucțiune;
- execuție instrucțiune;

### până când SFP=adevarat.

Pornind de la această secvențiere structura unui  $\mu P8$  va fi descrisă pe 5 niveluri de detaliere .

### 2.1. Nivelul 1 de caracterizare

Nivelul 1 este asociat registrelor de date (RD) și de adrese (RA). Aceste registre apar la interfața  $\mu P$  cu magistrala de date (MD) și respectiv de adrese (MA), figura 2.1.




Fig. 2.1. Nivelul 1 de detaliere al unui  $\mu P8$


*RD* este bidirecțional ca și *MD* și are lungimea egală cu a acesteia (8 biți). O informație provenită din □P este disponibilă unităților conectate la *MD* numai după înscrierea acesteia în *RD*. Invers, o informație destinată □P este accesibilă acestuia tot numai după înscrierea în *RD*.

*RA* este unidirecțional și are lungimea impusă de caracteristicile unității de control a adresării memoriei. *RA* are rolul de a menține ferm pe *MA* adresa furnizată de UCP până la localizarea corectă a informației în memorie sau în porturile intrare-ieșire. În acest context *portul* reprezintă o adresă de memorie care identifică circuitul fizic utilizat la transferul informației între □P și periferic.

Atât *RD* cât și *RA* sunt transparente pentru utilizator, acestea nefiind atribute de arhitectură.

## 2.2. Nivelul 2 de caracterizare

Acest nivel este înglobează registrele generale (*RG*). Acestea reprezintă practic memoria internă a □P și constituie nivelul de memorie cel mai rapid adresabilă într-un sistem. Funcția lor este de stocare temporară a datelor (operanzi și rezultate). După cum se observă din figura 2.2, accesul fizic la *RG* se face cu ajutorul unui multiplexor (*MUX*) pentru a citi un registru respectiv cu ajutorul unui demultiplexor (*DMUX*) pentru a înscrie un registru.




După cum se observă din figura 2.2, legătura internă dintre *RD* și *RG* este realizată prin *magistrala internă de date (MID)* care constituie o prelungire a magistralei de date (*MD*) a sistemului în interiorul □P. La *MID* se vor conecta toate blocurile interne care au acces la informația vehiculată prin *MD*.

Numărul de *RG* și lățimea *MID* constituie criterii de performanță pentru orice □P. În ceea ce privește lățimea *MID*, nu este obligatoriu ca aceasta să fie egală cu a *MD* externe. *RG* sunt în totalitate la dispoziția utilizatorului ele constituind *elemente de arhitectură*.

De exemplu, □P 8080 avea un număr de 6 *RG* pe câte 8 biți, *B,C,D,E,H,L* care pot fi utilizate ca atare dar și în perechi, pentru a forma 3 registre de 16 biți (*B-C* denumit registrul *B*, *D-E* denumit registrul *E* și *H-L* care constituie registrul *H*).

### 2.3. Nivelul 3 de caracterizare

Nivelul 3 include unitatea aritmetică de procesare (UAP). Acest bloc funcțional, a cărei structură este prezentată în figura 2.3, reprezintă suportul activității de prelucrare a datelor.




După cum s-a arătat, UAL reprezintă un circuit combinațional care asigură realizarea unor funcții aritmetice (*adunare, scădere, complementare față de 2, incrementare, decrementare, ajustare zecimală etc.*) și logice (*SI, SAU, NICI, NUMAI, SAU EXCLUSIV, complementare față de 1, etc.*).

Tipul și numărul funcțiilor realizate de UAL constituie un criteriu de performanță al  $\square P$  care se reflectă într-un atribut de arhitectură și *anume subsetul de instrucțiuni de prelucrare a datelor*. În afara intrărilor și ieșirilor de date, UAL mai are și intrări de selecție a funcțiilor, care însă nu sunt reprezentate în figura 2.3.

*Acumulatorul (A)* este un registru asemănător cu cele din setul de RG. Prin definiție A conține un operand al UAL și în urma efectuării prelucrării, rezultatul. Având în vedere această dublă funcționalitate a A, precum și caracterul combinațional al UAL, structura din figura 2.3 este nefuncțională datorită faptului că UAL se alimentează la infinit cu rezultatul propriei prelucrări. Eliminarea acestei situații critice se face prin includerea în structură a câte unui acumulator și registru (temporare), evidențiate în figura 2.4. Cei doi operanzi sunt menținuți în


registrele temporare până când rezultatul prelucrării se înscrie în A. Cele două registre sunt complet transparente pentru utilizator, ele neconstituind elemente de arhitectură.



*Fanioanele (indicatorii de condiție)* reprezintă bistabili pentru memorarea unor condiții speciale apărute în funcționarea  $\square P$  și în special a UAL. Ele pot fi grupate într-un registru al fanioanelor, accesibil utilizatorului.

În figura 2.5 se reprezintă conținutul acestui registru pentru  $\square P$  INTEL 8080, reprezentativ pentru clasa  $\square P8$ , în care semnificațiile fanioanelor sunt următoarele:

- **S (SIGN)** - are valoarea **1** dacă rezultatul prelucrării din A este pozitiv (bitul cel mai semnificativ este **1**), altfel S are valoarea **0**;
- **Z (ZERO)** - este pus în **1** dacă în urma prelucrării, A conține valoarea **0**, altfel Z este **0**;
- **P (PARITY)** - are valoarea **1** dacă în urma execuției unei instrucțiuni, A conține un număr par de **1**, altfel P este **0**;
- **C (CARRY)** - este **1**, dacă din A s-a efectuat un transport, altfel C este **0**.
- **AC (AUXILIARY CARRY)** - este **1** în condițiile existenței unui transport dinspre bitul 3 spre bitul 4 al A, altfel AC este **0**.



Fanioanele joacă un rol important în structurarea programelor, întrucât instrucțiunile de salt condiționat testează starea acestora. RF constituie element de arhitectură, iar numărul de

fanioane un criteriu de performanță pentru □P. Uzual A și RF se assemblează într-un unic registru de 16 biți cunoscut sub denumirea de *registru PSW (Programm Status Word)*.

*Registru de deplasare (RD)* ocupă un loc aparte în structura oricărui □P8 deoarece cu ajutorul lor se realizează operațiile de înmulțire și împărțire cu puteri ale lui 2. Deplasările presupun de regulă salvarea bitului extrem (0 sau 7) în fanionul C. O variantă interesantă o reprezintă *rotația* în care conținutul fanionului C este înscris în celălalt bit extrem al RD. În figura 2.6 sunt evidențiate cele două maniere de realizare a deplasării. RD nu este un atribut de arhitectură, el este implicit utilizat de instrucțiunile specifice ale □P, dar operatorul nu are acces nemijlocit la acest registru special.




Fig. 2.6. Modalități de realizare a deplasării spre stânga:  
a - simplă; b- rotație.

O secvență de utilizare implicită a RD ar putea fi următoarea:


- 1 - se selectează registrul care conține operandul;
- 2 - conținutul acestuia este adus pe MID;
- 3 - se înscrie operandul în RD;
- 4 - se comandă acestuia funcția de deplasare dorită;
- 5 - conținutul RD (deplasat) este transferat pe MID;
- 6 - se selectează din nou registrul de la pasul 1;
- 7 - se înscrie în acesta rezultatul operației de deplasare care ia locul operandului inițial.

Funcționarea RD este posibilă, dacă acesta este conectat la fanionul C, aspect evidențiat și de figura 2.3.

#### 2.4. Nivelul 4 de caracterizare

Acest nivel definește unitatea de control a adresării memoriei (UCAM). Această unitate, a cărei conectare cu magistralele interne este evidențiată în figura 2.7 realizează încărcarea unei adrese în RA în vederea localizării unei informații în memoria sau porturile calculatorului.

Structura sa derivă din funcțiile acestuia sintetizate mai jos.



Realizarea acestor funcții, implică existența în structura UCAM, în totalitate sau nu, a următoarelor elemente principale:

- numărător de program;
- indicator de stivă;
- registru index,

pentru care în figura 2.7 se prezintă o posibilitate de interconectare.




Fig. 2.7. Structura posibilă a unei unități de control a adresării memoriei:

PC - numărător de program; SP - registru indicator de stivă; IX - registre index; S - sumator; IDN - circuit de incrementare/decrementare; CC - circuite de conectare; MIA - magistrală internă pentru formarea adresei.

*Numărătorul de program (PC-Programm Counter)* conține adresa fizică (AF) a instrucțiunii ce urmează a fi executată. AF reprezintă forma sub care se furnizează o adresă pe MA pentru a se face identificarea fizică a locației de memorie vizate.

Lungimea PC impune capacitatea maximă a memoriei ce poate fi adresată în sistem. Uzual pentru un  $\mu P8$ , PC are 16 biți de unde rezultă o hartă a memoriei direct adresabile de  $2^{16}$   $\approx$  65536 octeți  $\approx$  64KB (1 Koctet  $\approx$  1 Kbyte  $\approx$  1024 octeți).


Adresarea secvențială a memoriei presupune transmiterea conținutului registrului PC (respectiv a adresei locației adresate) pe calea CC3 - CC5 la RA, urmată de incrementarea PC de către circuitul ID.

Schema din figura 2.7 permite saltul în memoria program (*noua adresă însoțește codul instrucțiunii ce urmează a se executa*) conform următoarei secvențe:

- RA se încarcă prin CC5 direct de pe MID cu adresa instrucțiunii care urmează a se executa;
- concomitent PC se va încărca prin CC1 cu aceeași adresă, de unde își va continua funcționarea secvențială.

PC nu este un atribut de arhitectură, programatorul neputând modifica direct conținutul acestuia.

*Indicatorul de stivă (SP - Stack Pointer)*. Stiva (*Stack*) reprezintă o structură de date utilizată pentru păstrarea temporară a datelor. Stiva este organizată pe principiul **LIFO** (**L**ast **I**nput - **F**irst **O**utput — ultimul intrat - primul ieșit). Poziția ocupată în stivă de ultimul element introdus constituie vrful stivei, încărcarea și descărcarea acesteia putându-se efectua numai prin acest punct. După cum se observă din figura 2.8 prin operațiile de încărcare descărcare se modifică adresa vârfului stivei.




Încărcarea și descărcarea stivei se realizează prin instrucțiuni specifice (**PUSH** pentru scriere în stivă, **POP** pentru extragere din stivă). De exemplu pentru situația din figura 2.8 succesiunea de instrucțiuni este următoarea:

- 
- 
- 
- PUSH PSW**; înscrie în stivă conținutul PSW
- PUSH B**; idem B

**PUSH D;** idem D  
**PUSH H;** idem H  
 .  
 .  
 .  
**POP H;** extrage din stivă conținutul H  
**POP D;** idem D  
**POP B;** idem B  
**POP PSW;** idem PSW

(reamintim că PSW, B, D, H sunt registre duble pe câte 16 biți).

SP conține adresa curentă a vârfului stivei. Configurarea unei zone de memorie ca stivă se face prin înscrierea în SP a adresei bazei. Stiva se organizează astfel încât creșterea ei să se facă “în jos” adică în sensul descreșterii adreselor. La fiecare înscriere în stivă, SP este decrementat iar la fiecare extragere, acesta este incrementat, astfel încât în orice moment va conține adresa primei locații disponibile din memoria stivă. Incrementarea/ decrementarea SP este realizată cu ajutorul circuitului ID iar încărcarea lui RA cu adresa din SP se face pe calea CC3 - CC5. Figura 2.9 constituie o ilustrare a operațiunilor aferente lucrului cu stiva.



În afara stocării temporare a datelor, stiva mai este utilizată în mecanismele de apelare a subprogramelor și de răspuns la cererile de întrerupere. Registrul SP constituie un element de arhitectură, utilizatorul având posibilitatea să definească inițial baza stivei. Există  $\square P$  la care stiva este implementată *hardware* cu ajutorul unor registre speciale. Acest tip de stivă prezintă avantajul accesului rapid și dezavantajul limitării severe a mărimii. În cazul stivei hardware SP devine transparent pentru utilizator întrucât nu mai este necesară o definiție a bazei stivei.

*Registrele index* sunt opționale în structura unui  $\square P8$  standard și permit localizarea rapidă a informației într-un bloc pe baza adresei fizice, care se poate obține prin efectuarea unei operații de adunare:


$$AF_{\text{element}} = AF_{\text{bază}} + \text{deplasament},$$



unde AF reprezintă adresa fizică. Această operație este realizată în sumatorul S iar cei doi termeni sunt furnizați de un registru index (adresa de bază pe calea CC2 - CC4) și de MID. Deplasamentul reprezintă adresa relativă a unui element în cadrul tabloului și însoțește codul instrucțiunilor care folosesc date astfel structurate. Mărimea deplasamentului indică dimensiunea maximă a tabloului ce poate fi construit în memorie. Uzual pentru  $\mu P8$  deplasamentul are 8 biți, astfel încât se pot construi maxim  $2^8 = 256$  elemente. Adresarea indexată permite localizarea rapidă printr-o singură instrucțiune a unui element de tablou și creează premisele dezvoltării de noi metode pentru obținerea adresei fizice prin calcul.

## 2.5. Nivelul 5 de caracterizare

Acest nivel este asociat unității de control a  $\mu P$  ( $UC\mu P8$ ). După cum s-a arătat execuția unui program comportă pentru fiecare instrucțiune parcurgerea următoarelor etape: *localizare*, *decodificare*, *execuție propriu-zisă*. La rândul său fiecare etapă se descompune în acțiuni elementare care vor fi detaliate în continuare.



1. *Localizarea* și aducerea în memorie a unei instrucțiuni, etapă la care participă elementele prezentate în figura 2.10, presupune parcurgerea următoarelor faze:

- încărcarea lui RA cu adresa din PC (în cazul uzual al parcurgerii secvențiale a programului), în urma căreia adresa devine disponibilă pe MA;
- incrementarea lui PC pentru a se crea posibilitatea accesării următoarei locații de memorie;
- generarea pe magistrala de control a unui semnal de citire din memorie (READ);
- transferul pe MD și de aici în RD a conținutului locației identificate;
- transferul codului instrucțiunii, din RD prin intermediul MID, într-un registru denumit *registru de instrucțiuni (RI)*.

2. *Decodificarea* presupune recunoașterea și interpretarea conținutului RI urmată de inițierea acțiunilor aferente execuției.


3. *Execuția* propriu-zisă implică activarea diverselor blocuri ale  $\mu P$  într-o ordine prestabilită și/sau schimburi de informație cu memoria și/sau porturile de intrare - ieșire.

Secvența de acțiuni elementare este dependentă de semantica fiecărei instrucțiuni. Coordonarea derulării în timp a fiecărei etape și faze este asigurată de către UC $\mu$ P8. O primă sarcină a acesteia o reprezintă stabilirea formatului instrucțiunii în funcție de codul primit. Se are în vedere desfășurarea în locații de memorie succesive a întregii informații necesare execuției instrucțiunii.

Având în vedere caracterul de automat sincron al unui  $\mu P$ , desfășurarea în timp a etapelor și fazelor unei instrucțiuni este nemijlocit legată de frecvența impulsurilor de sincronizare. Legat de execuția în timp a instrucțiunilor se definesc următoarele noțiuni:

- *starea* ca timp maxim de efectuare a unei acțiuni elementare, reprezintă o durată egală cu perioada impulsurilor de sincronizare;
- *ciclul mașină* grupează mai multe acțiuni elementare în vederea conturării unei etape din execuția unei instrucțiuni. Un ciclu mașină are mai multe stări și are o semnificație strict funcțională fiind impus de necesități de sistematizare a activității a  $\mu P$ .

Atribuțiile legate de supervizarea funcționării corecte a ansamblului de elemente reunite în structura unui  $\mu P$  impun prezența în cadrul UC $\mu$ P8 a elementelor evidențiate în figura 2.11. RI este conectat la MID, de unde preia codul instrucțiunii curente pe care îl transmite decodificatorului. Acesta identifică instrucțiunea din setul de instrucțiuni potențial executabile de către  $\mu P$ . Informația rezultată la ieșirea decodificatorului este transmisă blocului de control și sincronizare (BCS). Acesta este un automat finit microprogramat, care generează semnale de comandă pentru elementele implicate în execuția instrucțiunii curente.



Microprogramul BCS va trebui să țină cont, printre altele de:

- setul de instrucțiuni al  $\mu P$ ;

- semantica fiecărei instrucțiuni;
- sistematizarea desfășurării în timp a fiecărei instrucțiuni pe stări și cicluri mașină;
- formatul fiecărei instrucțiuni;
- structura fizică concretă a blocurilor  $\mu P$ ;
- semnalele de control necesare sau impuse  $\mu P$  (in interiorul sau din exteriorul său pe magistrala externă de comenzi).

BCS nu constituie un element de arhitectură și prin urmare utilizatorul nu are acces la microprogramul acestuia. Datorită acestui fapt  $\mu P$  standard nu pot fi adaptate exact cerințelor unei sarcini concrete prin optimizarea la nivel de microprogram a instrucțiunilor sale.

Din analiza efectuată pentru  $\mu P8$  a reieșit că pe lângă neajunsul unei lungimi de numai 8 biți a MD, acestea sunt caracterizate de absența oricărui paralelism în realizarea celor trei faze aferente execuției unei instrucțiuni.

### 3. Caracterizarea funcțională a unui microprocesor pe 16 biți

La patru ani de la prezentarea primului  $\mu P8$  - I8080 (MD pe 8 biți, MA pe 16 biți), firma Intel realizează  $\mu P8086$  (magistrală unică multiplexată: 16 linii de date, 20 linii de adresă)

Bazat tot pe conceptul clasic al mașinii von Neumann noul  $\mu P$  a preluat majoritatea atributelor de structură și arhitectură specifice generației precedente ( $\mu P8$ ). Dincolo de dublarea capacității numărului liniilor de date, în concepția și realizarea  $\mu P$  pe 16 biți ( $\mu P16$ ) apar elemente de noutate care vor fi prezentate în continuare pe baza schemei funcționale din figura 3.1.




Fig. 3.1. Schema funcțională de structură a unui  $\mu P16$  general:

UIM - unitate de interfață cu magistrala; UE - unitate de execuție; RSLM - registre pentru structurarea logică a memoriei; RD/RA - registru de date și de adrese; PC - numărător de program; UCAF - unitate de calcul a adresei fizice; CIA - coadă de instrucțiuni în așteptare; MUI - magistrala unității de interfațare a magistralei; MUE - magistrala unității de execuție; MX - multiplexoare; REGII - registre generale indicator și index; RG - registru al instrucțiunilor; RD - registru de deplasare; RF - registru al fanoanelor; UAL - unitate aritmetico-logică; UCμP - unitatea de control a  $\mu P$ .

Deosebirea esențială față de  $\mu P8$  o constituie existența a două *procesoare specializate* care lucrează în paralel, pe care firma Intel, care a lansat primul  $\mu P16$ , le-a denumit **unitate de execuție (UE) și unitate de interfață cu magistrale (UIM)**.

**UE** are ca principală sarcină execuția instrucțiunilor, pe care împreună cu operanzii le primește prin intermediul UIM și nu direct din memorie. Rezultatele prelucrării sunt trimise în memorie sau la porturi tot prin intermediul UIM.

**UIM** are drept scop mărirea cantității de informație vehiculată pe magistrală în unitatea de timp. Printre altele această funcție presupune: furnizarea adreselor pentru instrucțiuni și pentru date, calculul adreselor, realizarea structurării logice a memoriei, încărcarea cozii cu instrucțiuni, de unde vor fi preluate și executate de către UE.

Setul de registre generale este completat cu registre de tip indicator și index. Pentru fiecare din aceste registre există atât o utilizare implicită sugerată de fabricant, cât și una alternativă.

În contextul versatilității registrelor generale, UAL nu mai are asociat un registru acumulator dedicat, oricare din RG putând îndeplini acest rol.

UCAM nu mai apare ca un bloc unitar, funcțiile fiind descentralizate astfel:

- registrele indicator și index se găsesc în UE;
- numărătorul de program este asociat unui bloc de registre destinat structurării logice a memoriei;
- în UE apare un bloc special pentru calculul adreselor care dezvoltă sumatorul destinat acestui scop în structura unui  $\mu P8$ .

Paralelismul în funcționare al UE și UIM este asigurat de un bloc de registre asociat *cozii de instrucțiuni*. Aceasta se alimentează de către UIM și se descarcă în UE.

Existența unei magistrale externe unice multiplexate conduce la existența unui unic registru tampon de date și de adrese.

Sintetic, saltul calitativ care va conferi  $\mu P16$  și noi atribute de arhitectură are în vedere următoarele aspecte:

- existența a două procesoare care lucrează în paralel;
- versatilitatea funcțiilor registrelor;
- existența blocului pentru calculul adreselor;
- existența cozii de instrucțiuni;
- posibilitatea de structurare logică a memoriei.