

## 2. Bazele logice ale calculatoarelor numerice

### 2.1. Variabile și funcții logice

Caracteristica esențială a tuturor generațiilor de calculatoare numerice realizate până în prezent o constituie natura discretă a operațiilor pe care acestea le efectuează. Considerente de ordin tehnologic impun utilizarea în construcția calculatorului a dispozitivelor cu două stări care condiționează codificarea informației și efectuarea calculelor în sistem binar.

Analiza și sinteza circuitelor de comutație aferente calculatoarelor numerice utilizează ca principal instrument matematic algebra logică (booleană).

În continuare se prezintă unele elemente atât ale algebrei logice cât și ale unor circuite logice fundamentale.

#### 2.1.1. Algebra booleană

Fie mulțimile  $M = \{x_1, x_2, \dots, x_n\}$  cu  $x_i \in \mathbb{Z}$  și  $O = \{+, \cdot\}$  (componentele mulțimii  $O$  sunt două operații care vor fi definite ulterior). Structura  $A = (M, O)$  reprezintă o algebră dacă:

- a) mulțimea  $M$  conține cel puțin două elemente;
- b) mulțimea  $M$  reprezintă parte stabilă în raport cu cele două operații respectiv  $x_1 + x_2 \in M$ ,  $x_1 \cdot x_2 \in M$  pentru orice  $x_1, x_2 \in M$ ;
- c) cele două operații au următoarele proprietăți:
  - comutativitate:  
 $x_1 + x_2 = x_2 + x_1$ ;  
 $x_1 \cdot x_2 = x_2 \cdot x_1$ ;
  - asociativitate:  
 $(x_1 + x_2) + x_3 = x_1 + (x_2 + x_3)$  ;  
 $(x_1 \cdot x_2) \cdot x_3 = x_1 \cdot (x_2 \cdot x_3)$
  - distributivitatea uneia față de cealaltă:  
 $(x_1 + x_2) \cdot x_3 = x_1 \cdot x_3 + x_2 \cdot x_3$  ;  
 $x_1 + (x_2 \cdot x_3) = x_1 \cdot x_2 + x_1 \cdot x_3$ .
- d) mulțimea conține un element nul -  $0$  și unul unitate -  $1$  care constituie elemente neutre față de cele două operații și pentru care sunt valabile proprietățile:  
 $x_1 + 0 = 0 + x_1 = x_1$ ;  
 $x_1 \cdot 1 = 1 \cdot x_1 = x_1$  unde  $x_1 \in M$ .
- e) fiecărui element  $x \in M$  îi corespunde un unic invers  $\bar{x} \in M$  cu proprietățile :  
 $\bar{x} \cdot x = 0$  (principiul contradicției)  
 $\bar{x} + x = 1$  (principiul terțului exclus)

Dacă elementele mulțimii  $M$  pot lua numai două valori ( $0$  și  $1$ ) structura de mai sus reprezintă o *algebră booleană*.

La definirea axiomatică a algebrei s-au folosit notațiile  $+$ ,  $\cdot$ ,  $\bar{x}$  pentru cele două legi de compoziție, respectiv pentru elementul invers. În logică și tehnică există denumiri și semnificații specifice, evidențiate în tabelul 2.1.

Tabelul 2.1

Matematică		Logică		Tehnică	
Denumire	Simbol	Denumire	Simbol	Denumire	Simbol
Prima operație	+	Disjuncție	$\cup$	SAU	$\cup$
A doua operație	•	Conjuncție	$\cap$	ȘI	$\cap$
Element invers	$\bar{x}$	Negație	$\neg x$	NU	$\bar{x}$

Pornind de la axiome se deduc teoremele prezentate în tabelul 2.2 care se constituie în reguli de calcul în cadrul algebrei booleene.

Tabelul 2.2

Nr.	Denumire	Forma produs	Forma sumă
T1	Dublă negație (involuția)	$\overline{\bar{x}} = x$	$\overline{\bar{x}} = x$
T2	Absorbția	$x_1 \cdot (x_1 + x_2) = x_1$	$x_1 + x_1 \cdot x_2 = x_1$
T3	Elemente neutre	$x \cdot 0 = 0$	$x + 1 = 1$
T4	Idempotența (tautologia)	$x \cdot x \cdot \dots \cdot x = x$	$x + x + \dots + x = x$
T5	De Morgan	$\overline{x_1 \cdot x_2} = \bar{x}_1 + \bar{x}_2$	$\overline{x_1 + x_2} = \bar{x}_1 \cdot \bar{x}_2$

Oricare dintre cele 5 teoreme poate fi demonstrată utilizând axiomele cu ajutorul cărora s-a definit structura algebrei.







### 2.1.2. Funcții logice importante

O funcție  $y=f(x_1, x_2, \dots, x_n)$  reprezintă o funcție logică dacă domeniul de definiție este reprezentat de produsul cartezian  $\{0,1\}^n$ , cu alte cuvinte  $f:\{0,1\}^n \rightarrow \{0,1\}$ .

Având în vedere această definiție se poate spune că o funcție logică (booleană) pune în corespondență o combinație binară asociată produsului cartezian cu una din valorile **0** sau **1**.

Domeniul de definiție al unei funcții logice de  $n$  variabile este format din  $2^n$  puncte (combinații), iar numărul total de funcții este de  $2^{2^n}$ . De exemplu cu 2 variabile pot fi formate 16 funcții, dintre care în tabelul 2.3 se prezintă cele mai importante.

Tabelul 2.3

Denumire funcție	Ecuatie logică	Simbol
ȘI	$F = A \cap B$	
SAU	$F = A \cup B$	
SAU EXCL.	$A \oplus B = A \cdot \bar{B} + \bar{A} \cdot B = \overline{A \otimes B}$	
NICI EXCL.	$A \otimes B = \overline{A \cdot B} + A \cdot B = \overline{A \oplus B}$	
ȘI- NU	$A \uparrow B = \overline{A \cdot B} = \bar{A} + \bar{B}$	
SAU - NU	$A \downarrow B = \overline{A + B} = \bar{A} \cdot \bar{B}$	

Funcțiile ȘI, SAU, NU se numesc *funcții logice de bază* întrucât cu ajutorul lor se poate exprima orice altă funcție logică. Ilustrarea semnificației operatorilor logici se poate realiza prin diagrame Venn, tabele de adevăr, diagrame Karnaugh, scheme cu comutatoare etc.

Reprezentarea cea mai comodă și pretabilă formalizării este cea realizată cu ajutorul tabelelor de adevăr. Pentru funcțiile din tabelul 2.3 se prezintă tabelul de adevăr 2.4.

Tabelul 2.4

A	B	ȘI	SAU	SAU EXCL.	NICI EXCL.	ȘI - NU	SAU - NU
0	0	0	0	0	1	1	1
0	1	0	1	1	0	1	0
1	0	0	1	1	0	1	0
1	1	1	1	0	1	0	0

Reprezentarea cu ajutorul *diagramei Karnaugh* constă în marcarea punctelor domeniului de definiție într-o diagramă plană și precizarea valorilor funcției în fiecare din aceste puncte. De exemplu în figura 2.1 este reprezentată diagrama Karnaugh pentru o funcție de trei variabile cu marcarea vecinătăților punctului 010.




Fig. 2.1. Diagrama Karnaugh pentru o funcție de trei variabile.

După cum se observă, trecerea de la o combinație la alta pe laturile diagramei Karnaugh se face prin modificarea unui singur bit.

O funcție logică se poate reprezenta dezvoltat în două forme și anume:

- *forma disjunctivă canonică (FDC)*, cu utilizarea constituenților unității;
- *forma conjunctivă canonică (FCC)*, cu utilizarea constituenților lui zero.

*FDC* presupune exprimarea funcției ca o *disjuncție de conjuncții* (reuniune de intersecții) în care variabilele care au valoarea **0** se consideră *negate*.

*FCC* presupune exprimarea funcției ca o *conjuncție de disjuncții* (intersecție de reuniuni) în care variabilele care au valoarea **1** se consideră *negate*.

### 2.1.3. Minimizarea funcțiilor logice

Minimizarea unei funcții booleene implică reducerea la minimum a numărului de variabile și a simbolurilor de funcții implicate în reprezentarea acesteia. Metodele de minimizare pot fi încadrate în două categorii: *analitice* și *grafice*.

*Metodele analitice* constau în principal din calcule efectuate în funcția dată pe baza axiomelor și teoremelor algebrei binare.

*Metodele grafice* presupun constituirea unor tabele sau matrice de combinații, din care prin grupări și asocieri corespunzătoare rezultă reduceri. Din categoria acestor metode, în continuare se vor face referiri la cea care utilizează diagrama Karnaugh.

După cum s-a văzut, două celule adiacente într-o diagramă Karnaugh diferă prin valoarea unei singure variabile. Dacă termenilor din două asemenea celule li se aplică proprietatea de distributivitate și principiul terțului exclus se elimină variabila care își schimbă valoarea.

Referitor la acest procedeu de reducere și implicit de minimizare pot fi formulate următoarele observații:

- a) un grup de  $2^m$  celule vecine ocupate cu unități permite eliminarea a  $m$  variabile;
- b) pentru reducere, fiecare celulă trebuie să facă parte dintr-o grupare, dar poate fi inclusă în mai multe;
- c) cel mai avansat grad de simplificare se obține dacă unitățile dintr-o diagramă Karnaugh sunt grupate într-un număr minim de grupări fiecare grup conținând un număr minim de unități;
- d) pentru a putea aplica în mod succesiv proprietatea de distributivitate și teorema terțului exclus, numărul unităților din grupările formate trebuie să fie o putere întregă a lui 2.

Reguli similare pot fi deduse și pentru deducerea formei conjunctive minime. În acest caz, în diagrama Karnaugh se vor grupa zerourile. Se va scrie apoi disjuncția grupurilor de zerouri vecine, iar forma minimă va fi conjuncția grupurilor de coordonate.

Etapa care succede minimizării este aceea a implementării funcției logice. Această implementare se realizează cu elemente de comutație de diverse tipuri cum ar fi: contacte și rele, porți logice etc.

## 2.2. Circuite logice combinaționale

Caracteristica principală a circuitelor logice combinaționale (*CLC*) o reprezintă dependența mărimilor de ieșire ale acestora *numai* de combinațiile aplicate la intrare, nu și de timp.

Schema bloc a unui CLC este prezentată în figura 2.11. Acesta dispune de intrările  $x_0, x_1, \dots, x_{m-1}$  și generează în exterior ieșirile  $y_0, y_1, \dots, y_{n-1}$ . Funcționarea CLC poate fi descrisă cu ajutorul unei funcții logice (de comutație).



**Fig. 2.2.** Circuit logic combinațional

Analiza *CLC* pleacă de la cunoașterea schemei acestuia și urmărește stabilirea funcționării, concretizată prin tabela de adevăr sau prin scrierea expresiilor variabilelor de ieșire de cele de intrare.

Sinteza *CLC* presupune parcurgerea următoarelor etape pentru stabilirea structurii circuitului:


- definirea funcțiilor logice;
- minimizarea acestora;
- obținerea schemei circuitului.

În structura unui calculator numeric se întâlnesc numeroase tipuri de *CLC* între care reprezentative sunt: *convertoarele de cod, codificatoarele și decodificatoarele, multiplexoarele și demultiplexoarele, comparatoarele, detectoarele și generatoarele de paritate, ariile logice programabile, memoriile și circuitele aritmetice.*

În continuare vor fi prezentate elemente privind sinteza unor *CLC* uzuale din structura unui calculator numeric.

### 2.2.1. Convertoare de cod

Convertoarele de cod sunt *CLC* care permit trecerea dintr-un cod binar în altul. Sinteza unui asemenea *CLC* se va exemplifica pentru un convertor *din cod binar în cod Gray*. În figura 2.3 se prezintă elementele aferente sintezei acestui tip de convertor, în care  $B_3 B_2 B_1 B_0$  reprezintă cuvântul binar aplicat la intrare, iar  $G_3 G_2 G_1 G_0$  cuvântul binar obținut la ieșire.



Făcând reducerile în diagramele Karnaugh rezultă:


$$G_3 = B_3$$

$$G_2 = \bar{B}_2 B_3 + \bar{B}_3 B_2 = B_2 \oplus B_3$$

$$G_1 = \bar{B}_1 B_2 + \bar{B}_2 B_1 = B_1 \oplus B_2$$

$$G_0 = \bar{B}_1 B_0 + \bar{B}_0 B_1 = B_1 \oplus B_0$$


În figura 2.4 se prezintă două variante de implementare ale relațiilor de mai sus.



**Fig. 2.4.** Schema convertorului din cod binar natural în cod Gray:  
 a - realizarea cu porți NAND; b - realizarea cu circuite SAU EXCLUSIV.

### 2.2.2. Codificatoare și decodificatoare

*Codificatoarele* sunt CLC la care activarea unei intrări, dintr-un grup de  $m$ , conduce la apariția unui cuvânt de cod la ieșire format din  $n$  biți ( $m \leq 2^n$ ). În figura 2.5 se prezintă elemente aferente unui codificator cu  $m=3$  și  $n=2$ .




**Fig. 2.5.** Codificator cu  $m=3$  și  $n=2$  (schema bloc, tabela de adevăr, funcții logice).

*Decodificatoarele* sunt CLC care activează una sau mai multe ieșiri funcție de cuvântul de cod aplicat la intrare. Decodificarea este necesară în aplicații care se referă la adresarea memoriilor, afișarea numerică, multiplexarea datelor etc.

### 2.2.3. Multiplexoare și demultiplexoare

*Multiplexoarele* sunt CLC care permit transferul datelor de la una din intrările selectate cu o adresă (cuvânt de selecție) către o ieșire unică. Din punct de vedere funcțional *MUX* pot fi privite ca o rețea de comutatoare comandate. *MUX* pot fi analogice sau numerice, ultimele fiind specifice CN. În continuare se va face sinteza unui *MUX* 4:1 numeric și implementarea cu porți logice.



**Fig. 2.6.** Multiplexor numeric 4:1.

*Demultiplexoarele* sunt *CLC* care realizează transmiterea datelor de la o unică intrare către o ieșire selectabilă cu ajutorul unui cuvânt de selecție (adresă). Ca și *MUX* demultiplexoarele reprezintă practic o rețea de comutatoare comandate, putând fi numerice sau analogice. În figura 2.7 se prezintă elemente specifice sintezei unui DMUX numeric 1:4.




Fig. 2.7. Demultiplexor 1:4

### 2.2.4. Circuite de complementare

*Circuitul de complementare* este un *CLC* care funcție de comenzile aplicate realizează una din următoarele funcții:

- complementează față de unu biții cuvântului de la intrare;
- lasă cuvântul de la intrare neschimbat;
- forțează în unu toți biții cuvântului de la ieșire;
- forțează în zero toți biții cuvântului de la ieșire.

În figura 2.8 se prezintă elementele aferente unui circuit de complementare pe 4 biți. Din tabela de adevăr se obțin următoarele funcții logice ale ieșirilor:

$$Y_1 = \bar{x}_1 \bar{A} \bar{B} + x_1 \bar{A} B + A \bar{B} = \overline{(x_1 \oplus B)} + A \bar{B}$$

$$Y_2 = \bar{x}_2 \bar{A} \bar{B} + x_2 \bar{A} B + A \bar{B} = \overline{(x_2 \oplus B)} + A \bar{B}$$



$$Y_3 = \bar{x}_3 \bar{A} \bar{B} + x_3 \bar{A} B + A \bar{B} = (\bar{x}_3 \oplus B) + A \bar{B}$$

$$Y_4 = \bar{x}_4 \bar{A} \bar{B} + x_4 \bar{A} B + A \bar{B} = (\bar{x}_4 \oplus B) + A \bar{B}$$

a căror implementare s-a realizat cu porți ȘI, SAU și SAU-EXCLUSIV.

Comenzi		Ieșiri			
A	B	y <sub>1</sub>	y <sub>2</sub>	y <sub>3</sub>	y <sub>4</sub>
0	0	$\bar{x}_1$	$\bar{x}_2$	$\bar{x}_3$	$\bar{x}_4$
0	1		x <sub>2</sub>	x <sub>3</sub>	x <sub>4</sub>
1	0	1	1	1	1
1	1	0	0	0	0




Fig. 2.8. Circuit de complementare pe 4 biți.

### 2.2.5. Comparatoare

Comparatoarele numerice sunt CLC care permit determinarea relației existente între două numere. Ieșirile unui comparator sunt reprezentate de *trei funcții* care corespund tipului de relație existent între numerele aplicate la intrare (<, =, >).

În figura 2.9 sunt prezentate elemente aferente sintezei unui comparator pe un bit.




Fig. 2.9. Comparator pe un bit.

Prin interconectarea mai multor comparatoare pe un bit se obțin comparatoare pentru cuvinte binare formate din mai mulți biți.

### 2.2.6. Detectoare de paritate


*Detectoarele de paritate* sunt CLC cu  $n$  intrări și două ieșiri *PAR* și *IMPAR* care sunt complementare. Ieșirea *PAR* are valoarea **1** atunci când numărul de valori logice **1** în combinația de la intrare este *par* și **0** atunci când acest număr este *impar*.

În figura 2.10 se prezintă elementele aferente sintezei unui detector de paritate cu  $n=4$  intrări.

După cum se observă în tabela de adevăr funcțiile *PAR* și *IMPAR* sunt complementare, respectiv  $IMPAR = \overline{PAR}$ . Din această cauză în figura 2.10 a fost reprezentată diagrama Karnaugh pentru funcția *PAR*. Așa cum reiese din diagramă, nu se poate opera nici o reducere asupra funcției care va fi:

$$PAR = \overline{DCBA} + \overline{DCBA} + \overline{DCBA} + \overline{DCBA} + \overline{DCBA} + \overline{DCBA} + \overline{DCBA} + DCBA$$

În relația de mai sus prin aplicarea proprietăților operațiilor logice rezultă:



**Fig. 2.10.** Detector de paritate: a – schema bloc; b - tabela de adevăr; c - diagrama Karnaugh a funcției *PAR*.

$$PAR = \overline{DC}(\overline{BA} + BA) + \overline{DC}(\overline{BA} + \overline{BA}) + \overline{DC}(\overline{BA} + \overline{BA}) + DC(\overline{BA} + BA)$$

$$PAR = (\overline{DC} + DC)(\overline{BA} + BA) + (\overline{DC} + \overline{DC})(\overline{BA} + \overline{BA})$$

Dar

$$\overline{DC} + DC = \overline{\overline{DC}} + DC = (\overline{\overline{DC}}) \cdot (\overline{DC}) = (\overline{D + C}) \cdot (\overline{D + C}) = \overline{(D + C) \cdot (D + C)} =$$

$$= \overline{DC} + \overline{DC} = \overline{D \oplus C}$$

$$\overline{BA} + BA = \overline{B \oplus A}$$

Notăm

$$D \oplus C = C \oplus D = Y$$


$$B \oplus A = A \oplus B = X$$

Rezultă:

$$PAR = \overline{YX} + YX = \overline{Y \oplus X} = \overline{(D \oplus C) \oplus (B \oplus A)}$$

$$IMPAR = \overline{PAR} = (D \oplus C) \oplus (B \oplus A)$$


relații a căror implementare se prezintă în figura 2.11.



**Fig. 2.11.** Implementarea detectorului de paritate.

### 2.2.7. Sumatoare

*Semisumatorul elementar*, pentru care schema logică și tabela de adevăr sunt prezentate în figura 2.12, adună două numere a câte un bit  $x_i$ ,  $y_i$  și generează la ieșire 2 biți: suma  $s_i$  și transportul  $c_i$  către rangul următor.



**Fig. 2.12.** Semisumatorul elementar.

Schema din fig. 2-22 a rezultat pe baza relațiilor:

$$s_i = \bar{x}_i y_i + x_i \bar{y}_i = x_i \oplus y_i;$$

$$c_{i+1} = x_i y_i.$$

*Sumatorul elementar* este un *CLC* care adună două numere binare  $x_i$ ,  $y_i$  cu un transport de intrare  $c_i$ , generând la ieșire doi biți: suma  $s_i$  și transportul  $c_{i+1}$  către rangul superior, conform tabelului 2.5.

Tabelul 2.5

$x_i$	$y_i$	$c_i$	S	$c_{i+1}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Din tabelul 2.5 rezultă:

$$s_i = \bar{x}_i \bar{y}_i c_i + \bar{x}_i y_i \bar{c}_i + x_i \bar{y}_i \bar{c}_i + x_i y_i c_i = x_i \oplus y_i \oplus c_i$$

$$c_{i+1} = \bar{x}_i y_i c_i + x_i \bar{y}_i c_i + x_i y_i \bar{c}_i + x_i y_i c_i = c_i (x_i \oplus y_i) + x_i y_i$$

Relațiile de mai sugerează obținerea sumatorului elementar din două semisumatoare conform figurii 2.13.

Pentru adunarea a două cuvinte de  $n$  biți este necesar să se însereze  $n$  astfel de sumatoare ca în figura 2.14.




Fig. 2.13. Sumatorul elementar.

Cele două numere care urmează a se aduna se găsesc în registrele A și B, iar rezultatul în registrul C. Transportul este depus într-un bistabil exterior care pentru un microprocesor este indicatorul de transport CY (Carry).




Fig. 2.14. Sumator pentru cuvinte de  $n$  biți.

### 2.3. Circuite logice secvențiale

Circuitele logice secvențiale (CLS) sunt circuite ale căror mărimi de ieșire, la un moment dat, depind atât de combinația mărimilor de intrare, cât și de starea sa.

Modelul matematic al CLS, pentru un anumit moment de timp  $t$ , este definit de două seturi de ecuații care reflectă tranziția stărilor și pe cea de ieșirilor și care pot fi grupate în cvintuplul

$$C_S = (X, Y, Q, f, g),$$

unde:

$X = \{x_1, x_2, \dots, x_n\}$  este mulțimea variabilelor binare de intrare;

$Y = \{y_1, y_2, \dots, y_m\}$  - mulțimea variabilelor binare de ieșire;

$Q = \{q_1, q_2, \dots, q_p\}$  - mulțimea variabilelor binare de stare;

$f : X \times Q \rightarrow Q$  - funcția de tranziție a stărilor;

$g : X \times Q \rightarrow Y$  - funcția de tranziție a ieșirilor.

Funcțiile de tranziție a stărilor respectiv ieșirilor sunt de forma

$$q'_i = f(x_1, x_2, \dots, x_n, q_1, q_2, \dots, q_p) \quad i=1, 2, \dots, p$$

$$y_k = g(x_1, x_2, \dots, x_n, q_1, q_2, \dots, q_p) \quad k=1, 2, \dots, p$$

Funcțiile  $q'_i$  și  $y_k$  reflectă procesele de modificare a stărilor respectiv ieșirilor, ambele dependente doar de intrări și de starea actuală

Din punct de vedere al structurii CLS conțin elemente combinaționale și elemente de memorie, figura 2.15.




Fig. 2.25. CLS sincron.

În ceea ce privește modul de schimbare a stării elementelor de memorie există două tipuri de CLS:


- CLS sincrone la care modificarea stării se face sincron cu *un impuls de tact*, în funcție de intrări și de starea curentă;
- CLS asincrone la care modificarea stării se produce la momente aleatoare depinzând numai de intrări și de starea curentă.

În continuare vor fi prezentate pentru CLS care se regăsesc în structura unui CN cum ar fi: *bistabile, numărătoare, registre, circuite de memorie*.

### 2.3.1. Circuite basculante bistabile

*Circuitele basculante bistabile (CBB)* au două stări stabile la ieșire, iar prin aplicarea unor semnale de comandă trec dintr-o anume stare în starea complementară. Practic un *CBB* implementează un element de memorie care păstrează *un bit* de informație. Între cele mai răspândite *CBB* sunt cele de tip *RS, D, T și JK*.

- Bistabilul RS asincron este format din două porți NAND, fiecare având drept una din intrări ieșirea celeilalte (figura 2.26).




**Fig. 2.26.** B-RS asincron: schema logică. tabelele de adevăr și de excitație.

Tabelul de adevăr definește *starea ieșirii funcție de intrări* iar tabelul de excitație definește *intrarea care determină o anumită evoluție a ieșirii* – intrările *S* (Set) și *R* (Reset) sunt active pe 0.

Combi-nația **00** la intrare este interzisă deoarece ieșirile sunt identice și nu complementare. Combi-nația **11** la intrare păstrează starea anterioară  $Q(t)$ , ieșirea fiind o nedeterminare față de intrare. Dacă înainte de **11** a fost la intrare **10** ieșirea este **0**, iar dacă înainte de **11** a fost **01** ieșirea este **1**.

Se observă că pentru a memora **1** (pentru seta *CBB*) trebuie aplicată combinația  $\bar{S}=0$ ,  $\bar{R}=1$  în timp ce combinația  $\bar{S}=1$ ,  $\bar{R}=0$  determină memorarea cifrei binare **0** (resetarea *CBB*).

- Bistabilul RS sincron. La acest tip de *CBB* modificarea stării este determinată de un impuls de tact *T* (figura 2.17). Se observă că *CBB* RS sincron derivă din cel asincron prin adăugarea unor porți suplimentare acționate pe una dintre intrări de semnalul de tact.



**Fig. 2.17.** B-RS sincron: schema logică, tabelul de adevăr.

- Bistabilul D are o asemenea structură (figura 2.18) încât permite eliminarea stării de nedeterminare specifice CBB RS sincron, respectiv a acelei stări pentru care  $S=R=1$ .




Fig. 2.18. Bistabilul D: schema logică, tabelul de adevăr .

Valoarea logică aplicată la intrarea  $D$  se transferă la ieșire doar la aplicarea semnalului de ceas (deci cu o întârziere de un tact).

- Bistabilul T are proprietatea că schimbă starea la fiecare impuls de tact, dacă o intrare de validare  $A$  are  $1$  logic (figura 2.19). Dacă  $A=0$  starea bistabilului (respectiv ieșirea  $Q$ ) rămâne neschimbată.




Fig. 2.19. Bistabilul T: schema logică, tabelul de adevăr .

- Bistabilul JK este un bistabil sincron care admite comenzi simultane pe ambele intrări fără a prezenta o stare instabilă. După cum se observă din figura 2.20 acesta are în plus față de RS două intrări de reacție care sunt activate simultan cu semnalele de comandă. Conform tabelului de adevăr la combinația  $J=0, K=1$  ieșirea  $Q=0$ , iar la combinația  $J=1, K=0$  ieșirea  $Q=1$ . Circuitul funcționează și dacă pe ambele intrări se aplică  $1$  respectiv dacă  $J=K=1$ .




Fig. 2.20. CBB-JK sincron: schema logică, tabelul de adevăr .

### 2.3.2. Numărătoare

Numărătoarele sunt *CLS* care numără (contorizează) impulsurile aplicate la intrare și memorează rezultatul.

În funcție de sistemul de numerație folosit se întâlnesc numărătoare *binare*, *hexazecimale*, *decadice* etc. Un numărător care poate număra atât înainte cât și înapoi se numește *reversibil*. Practic un numărător realizează, pentru un număr natural  $N$ , operația de identificare a claselor de resturi modulo  $C$  ( $\overline{0}, \overline{1}, \dots, \overline{c-1}$ ).

De exemplu, un numărător *modulo 10* va avea aceeași stare 3 pentru oricare din următoarele numere aplicate la intrare.  $N=3, 13, 23, 33, \dots, 103, 113, \dots, 203, 313$ . Numărul maxim înscris într-un numărător modulo  $c$  este  $c-1$ , deoarece pentru  $N=c$ , acesta va indica zero.

Numărătoarele asincrone sunt cele la care informația de la intrare se propagă spre ieșire pas cu pas.

Numărătoarele sincrone sunt caracterizate prin aceea că toți bistabilii care le compun basculează simultan funcție de informațiile aplicate la intrare și de semnalul de tact.


Numărătoarele în buclă sunt registre de deplasare a căror ieșire este conectată la intrare.

### 2.3.3. Registre

Registrele sunt *CLS* destinate memorării vectorilor binari. Numărul de biți egal cu numărul elementelor de memorie reprezintă *capacitatea registrului* sau *lungimea cuvântului* registru. În mod obișnuit registrele sunt constituite dintr-un set de bistabile și o logică combinațională auxiliară. Fiecare bit  $D_i$  al unui cuvânt binar este păstrat într-un bistabil  $B_i$  unde  $i=0, 1, \dots, n-1$  (registrul are capacitatea de a memora  $n$  biți iar  $i$  este rangul bistabilului  $B_i$ ).

Registrele pot efectua o serie de operații cum ar fi:

- încărcarea** datelor serială sau paralelă – figurile 2.21 a,b;
- deplasare** date stânga sau dreapta - figurile 2.21 c,d;
- rotație** stânga sau dreapta - figurile 2.21 e,f;
- ștergere**.



**Fig. 2.21.** Operații cu registre:  $D_{n-1}$  – MSB,  $D_0$  – LSB.

- Încărcarea serială se realizează prin  $n$  impulsuri de tact:



$$\hat{B}_i \leftarrow B_{i-1}, i=1,2,\dots,n-1, R_0 \leftarrow D_s,$$

unde  $D_s$  sunt biții care se încarcă în  $B_0$  după ce are loc deplasarea spre stânga. Un astfel de registru este folosit la un receptor la care datele sosesc serial pe o linie de 1 bit. Acestea sunt împachetate în cuvinte a câte  $n$  biți și transmise apoi paralel.

- Încărcarea paralelă se realizează într-un singur impuls de tact

$$B_i \leftarrow D_i, i=0,1,\dots,n-1,$$

un exemplu de utilizare fiind încărcarea unui cuvânt de  $n$  biți de pe o magistrală sau dintr-un alt registru.

- Deplasările stânga/dreapta sunt asemănătoare încărcării seriale, cu deosebirea că se execută un singur pas:

$$B_i \leftarrow B_{i-1}, i=1,2,\dots,n-1, B_0 \leftarrow 0 \text{ sau } 1 \quad (\text{stânga}),$$

$$B_{i-1} \leftarrow B_i, i=1,2,\dots,n-1, B_{n-1} \leftarrow 0 \text{ sau } 1 \quad (\text{dreapta}),$$


în bistabilele  $B_0$  sau  $B_{n-1}$  încărcându-se  $0$  sau  $1$  funcție de contextul utilizării registrului.

- Rotațiile stânga/dreapta sunt asemănătoare deplasărilor cu deosebirea că bitul care părăsește registrul reîntră în registru ( în  $B_0$  la *rotația stânga* și în  $B_{n-1}$  la *rotația dreapta*):

$$B_i \leftarrow B_{i-1}, i=1,2,\dots,n-1, B_0 \leftarrow B_{n-1} \quad (\text{stânga}),$$

$$B_{i-1} \leftarrow B_i, i=1,2,\dots,n-1, B_{n-1} \leftarrow B_0 \quad (\text{dreapta}).$$

Pentru exemplificare în figura 2.22 se prezintă un registru pe 4 biți care permite realizarea operațiilor de ștergere, încărcare și citire paralelă.




**Fig. 2.22.** Registru de 4 biți cu încărcare și citire paralelă.

Înscrierea celor 4 bistabile  $D$  ale registrului se face sincron cu impulsul de tact dacă semnalul de selecție registru  $SelR$  este activ. Semnalul  $LDP$  validează intrările de pe liniile  $D3\dots D0$ , iar semnalul  $Read$  validează ieșirile  $R3\dots R0$  ale registrului. Ștergerea registrului (încărcare  $CBB$  cu  $0$ , se realizează prin activarea semnalului  $Reset$ .


În calculatoare *registrele* sunt utilizate la procesarea unor informații cum ar fi: *adrese, coduri de instrucțiuni, operanzi, rezultate parțiale sau definitive, informații de stare* etc. Una dintre cele mai importante operații o constituie transferul între registre. În continuare vor fi prezentate două modalități de transfer ilustrate în figurile 2.23 și 2.24.

Transferul de la un registru sursă  $C$  la două registre destinație  $A$  și  $B$  (figura 2.23) este validat prin activarea simultană a semnalelor  $LoadA$ ,  $LoadB$  și  $ReadC$ . Selecția registrelor care se înscriu se realizează prin activarea semnalelor  $SelA$  și  $SelB$ .

În cazul transferului de la două registre sursă  $A$  și  $B$  la un registru destinație  $C$  (figura 2.24), ieșirile registrelor  $A$  și  $B$  sunt reunite în porțile SAU de la intrarea registrului destinație  $C$ . Transferul  $C-B$ , de exemplu se realizează prin activarea semnalelor  $ReadB$ ,  $LoadC$  și  $SelC$ .



**Fig. 2.23.** Transfer : un registru sursă – două registre destinație.



**Fig. 2.24.** Transfer : două registre sursă – un registru destinație.